

ここでは、付属 FPGA 基板に実装されている FPGA 「Spartan -3Eファミリ」 の特徴について解説する。 Spartan-3Eファミリは、論理ブロックや I/O ブロックのほかに、メモリや乗算器、クロック管理などの専用機能ブロックを持つ。 (編集部)

米国 Xilinx 社の「Spartan-3E ファミリ」は,大量生産される民生機器でも使われている低コスト FPGA(field programmable gate array)です.ここでは,Spartan-3E の位置付けと,想定される使用方法について簡単に説明します.また,Spartan-3E に搭載されている各種機能を解説します.

1. Spartan-3Eファミリの 位置付けを知る

Xilinx 社では,90nm プロセス技術によって製造される低コスト FPGA 製品群を総称して「Spartan-3 Generation FPGA」と呼んでいます.この製品群の中におけるSpatran-

3E の位置付けを図1に示します. Spartan-3E は,ユーザ I/O の数を基準にして比べると,より論理プロックを多く搭載する FPGA ファミリであることが分かります.

Spartan-3E ファミリの詳細を表1に示します. 付属 FPGA




図1 Spartan-3 Generation **における** Spartan-3E **の位置付け** 横軸にユーザI/Oの数,縦軸に論理プロック数を示している。Spartan-3E は,ユーザI/Oの数を基準にして比べると,より論理プロックを多く搭載するファミリである。

表1 Spartan-3E ファミリの概要

型名	システム・ゲート	ロジック・セル	(1CLB = 4スライス)			分散	Block	乗算器	DCM数	最大	最大	
							RAM			ユーザ	差動	パッケージ
			ロウ	カラム	総数	(ビット)	(ビット)			I/O数	I/O数	
XC3S100E	10万	2,160	22	16	240	15K	72K	4	2	108	40	VQ100 , TQ144
XC3S250E	25万	5,508	34	26	612	38K	216K	12	4	172	68	VQ100 , TQ144 , PQ208 , FT256
XC3S500E	50万	10,476	46	34	1,164	73K	360K	20	4	232	92	CP132 , PQ208 , FT256 , FG320
XC3S1200E	120万	19,512	60	46	2,168	136K	504K	28	8	304	124	FT256 , FG320 , FG400
XC3S1600E	160万	33,192	76	58	3,688	231K	648K	36	8	376	156	FG320 , FG400 , FG484

XC3S250E-VQ100のI/O数は66

KeyWord

FPGA, Spartan-3E, XC3S250E, クロック管理, DCM, メモリ, 乗算器, コンフィグレーション, DDR

基板に搭載されている XC3S250E-VQ100 は,66本のユーザI/O しかありませんが,25万ゲート相当の論理ブロックを搭載しています.

このような特徴を持った FPGA は、例えば制御装置への応用が考えられます・監視する信号は数本しかなくても、その状態に合わせて複雑な処理を行う制御装置では、ピン数に対して回路規模が大きくなります・

また,別の応用先としては,ディジタル信号処理装置が 挙げられます.無線アクセス装置で使われるディジタル・ アップダウン・コンバータなどの演算処理には,低コスト で演算機能を豊富に持つ FPGA は魅力的に感じます.

2. Spartan-3Eの基本機能を知る

Spartan-3Eに搭載されている主な機能について説明します. 既に Spartan-3の使用経験がある方のために, Spartan-3との違いについても触れます.

- 論理ブロック(CLB: configurable logic block)
- I/O ブロック(IOB)
- クロック管理ブロック(DCM, BUFG)

- メモリ・ブロック(BRAM)
- 乗算器ブロック(MULT)
- コンフィグレーション回路

● 論理ブロック(CLB)

FPGA という名前は, CLB の構造に由来すると言っても 過言ではありません. 論理回路を自由に構成するための基 本的なしくみです.

CLBは、順序回路や組み合わせ回路を構成するための論理ブロックです、四つのスライス(SLICE)から構成されています(図3).

各スライスは隣接するスイッチ・マトリックスを介して内部リソースを接続します.CLBの内部ではスライスは左右2個ずつに区分けされ,SLICEMとSLICELと呼ばれています.

2種類のスライスは,図4に示すように,それぞれ二つの4入力ルックアップ・テーブル(LUT: look-up table)と二つのフリップフロップ,マルチプレクサ(MUX)などで構成されています.SLICELのルックアップ・テーブルは組み合わせ回路のみを実現できます(LUT4).SLICEMではさらに,メモリ(RAM16;分散型RAM)や16ビット・シフト・レジスタ(SRL16)を実現できます.




図2 XC3S250E の構造

論理プロック(CLB : configurable logic block) , I/O プロック(IOB) , クロック管理プロック(DCM , BUFG) , メモリ・プロック(BRAM) , 乗算器プロック(MULT) , コンフィグレーション回路から構成されている .