基礎から学ぶ Verilog HDL & FPGA 設計

第10回

CPU を作ろう(1) 基本アーキテクチャの設計

- WYS

中野浩嗣, 伊藤靖朗





今回は、本連載でこれまでに設計した五つのモジュール、カウ ンタ(counter), ステート・マシン(state), スタック(sta ck), 算術論理演算回路 (alu), メモリ (ブロック RAM; ram) を構成要素とした小型 CPU を設計する. 各モジュールの接続 には、アドレス・バス (abus)、データ・バス (dbus) という 二つのバスを使用する. これらの構成要素を制御する信号線 (制御線)を導入し、制御線のロジックを定めることにより CPU が完成する. (筆者)

ここで作成する CPU は、必要最低限の機能を持ったも のなので、「TINYCPU」と呼ぶことにします。今回は、 TINYCPU のアーキテクチャ、機械語命令セット、制御線、 制御線の論理を決定する手法を学びます。

● 作成する学習用 CPU 「TINYCPU」のアーキテクチャ

前回 (2008年7月号, pp.123-129) 命令フェッチ回路 fet ch.v を設計しました。この回路を拡張して「TINYCPU | を


設計します。構成部品として、スタック stack と算術論理 演算回路aluを追加します。また、外部からの入力信号を 取り込む入力ポート in を持ちます。図1はTINYCPUの アーキテクチャの概略です。 これらの構成要素を適切な口 ジックで接続することにより、TINYCPUが完成します.

設計する TINYCPU は完全なスタック・アーキテクチャ です。本連載第6回(2008年1月号, pp.115-118)で説明し た後置記法で記述された式がそのまま評価できるように なっています。よって、2項演算はスタック・トップとス タックの2番目の間で行われ、演算結果はスタック・トッ プに格納されます.

単項演算はスタック・トップに対して行われ、演算結果 はそのままスタック・トップに書き込まれます.

また、メモリ ram0 のデータの読み書きもスタック・トッ プとの間で行われます. 例えば、以下の機械語プログラム

LCD.



TINYCPU のアーキテクチャ

Keyword

CPU、命令セット、制御線、制御線のロジック、ニーモニック、オペランド、ポップ、プッシュ、カウンタ、 ステート・マシン、スタック、算術演算回路、メモリ、TINYCPU

は、メモリの8番地の値に1を加算します。

PUSH 8 メモリの8番地のデータをスタックにプッシュ PUSHI 1 スタックに1をプッシュ

ADD スタック・トップと2番目を加算し、スタック・ トップに格納

POP8 スタック・トップの値をメモリの8番目に格納

このように、演算やメモリとのデータのやりとりは、必 ずスタック上で行われます。一般のCPUが持つような汎 用レジスタがない、単純な構造になっています.

TINYCPUでは、アドレス値は12ビットのアドレス・バ スabus を、そのほかのデータは16ビットのデータ・バス dbus を介してやりとりを行います。 アドレス・バス abus はメモリ ram0 のアドレス入力 addr に、データ・バス dbus はデータ入力 dに直結します.

TINYCPUは, 入力ポート in と出力ポート out を備え,

表1 命令セット、ニーモニックと命令コード

=	ーモニック	15	14	13	12	11 1	0 9	8	7	6	5	4	3	2	1	0	16進数 表示
1	HALT	0	0	0	0											0000	
2	PUSHI I	0	0	0	1		I(2の補数)										1000+I
3	PUSH A	0	0	1	0		A (符号なし2進数)										2000+A
4	POP A	0	0	1	1		A										3000+A
5	JMP A	0	1	0	0		A									4000+A	
6	JZ A	0	1	0	1		A									5000+A	
7	JNZ A	0	1	1	0		A									6000+A	
8	IN	1	1	0	1		_										D000
9	OUT	1	1	1	0		_									E000	
	OP f	1	1	1	1		f(算術論理演回 路の機能選択)										F000+f
	ADD	1	1	1	1	_						0	0	0	0	0	F000
	SUB	1	1	1	1	_						0	0	0	0	1	F001
	MUL	1	1	1	1	_						0	0	0	1	0	F002
	SHL	1	1	1	1	_						0	0	0	1	1	F003
	SHR	1	1	1	1	_						0	0	1	0	0	F004
	BAND	1	1	1	1	_						0	0	1	0	1	F005
	BOR	1	1	1	1							0	0	1	1	0	F006
10	BXOR	1	1	1	1	_						0	0	1	1	1	F007
	AND	1	1	1	1	_						0	1	0	0	0	F008
	OR	1	1	1	1	_						0	1	0	0	1	F009
	EQ	1	1	1	1	_						0	1	0	1	0	F00A
	NE	1	1	1	1	_						0	1	0	1	1	F00B
	GE	1	1	1	1	_						0	1	1	0	0	F00C
	LE	1	1	1	1	_						0	1	1	0	1	F00D
	GT	1	1	1	1	_						0	1	1	1	0	F00E
	LT	1	1	1	1	_						0	1	1	1	1	F00F
	NEG	1	1	1	1	_						1	0	0	0	0	F010
	BNOT	1	1	1	1	_						1	0	0	0	1	F011
	NOT	1	1	1	1		_							0	1	0	F012

外部とデータをやりとりします。 in はFPGA ボードの三 つのプッシュ・スイッチと四つのスライド・スイッチと接 続し、スイッチが押されているかどうかの情報を取得しま す. out は出力バッファ obuf0 が格納している 16 ビットの 値を外部に出力します. out に出力される値は、FPGA ボード上のLCDに4けたの16進数で表示されます。

■ TINYCPU の命令セット

TINYCPUで用いる命令セットは必要最小限とし、表1 にある10種類の命令を使用します。命令フォーマットの上 位4ビット(つまり[15:12])で命令の種類を区別します。 命令PUSHIは、下位12ビット(つまり[11:0])がオペラ ンドIです. 同様に、PUSH、POP、JMP、JZ、JNZは下 位12ビットがオペランドAです。同じ下位12ビットをIと Aに区別してあります、Iは2の補数として扱われるのに対 し、A はアドレスを表すため符号なし2進数として扱われ るからです.

OP f は算術論理演算のための命令で、下位5ビットf(つ まり[4:0])は、算術論理演算回路 alu0 の機能選択入力 です、よって、OP fは、alu0 の機能入力によって定めら れる算術論理演算命令に対応します.

命令セットの各命令の動作は以下の通りです.

- (1) HALT:ステート・マシン state0 の状態が IDLE に 遷移し、CPU としての動作を停止します。
- (2) PUSHI I (PUSH Immediate):オペランドIを即値 (Immediate 値) としてスタックにプッシュします。ただ し、オペランドIは12ビット幅で、スタックは16ビット幅 なので、12ビットを16ビットに拡張するときには符号拡 張を行います。つまり、オペランドIの最上位ビットが0 のときは、4ビットの4'b0000を上位に付加し、1のとき は4ビットの4'b1111を付加します. 符号拡張により, 2 の補数表現として値が変わらないことになります。例え ば、-3は12ビットの2の補数表現で12'b11111111 1101ですが、16ビットの2の補数表現は16'b111111 1111111101となり、符号拡張で値が変わらないことが確 認できます.
- (3) PUSH A:メモリのA番地の値をスタックにプッシュ します.よって、スタック・トップ qtop の値は、メモリ のA番地の値になります、PUSHI Iがオペランドの値その ものをプッシュするのに対して、PUSH A はオペランドの 値を番地として、メモリのその番地の値をプッシュします.