

特集

高速、ディジ-アナ混載在時代のキー・テクノロジーを探る 重要性が増すアナログ回路技術

第3章 ディジ-アナ混載回路のノイズ対策と低消費電力化の要求への解答 LSIで使われるアナログ技術

飯田哲也

CMOS微細化技術の進歩によりLSIの大規模化・高速化が急速に進展し、いろいろな分野でデジタル信号処理化が押し進められています。そして、アナログ信号処理回路がデジタル回路に置き換えられつつあります。システムの高機能化や生産性の向上(高歩留まり化)、システム拡張の容易性など、多くのメリットがあるからなのですが、ただ映像、オーディオ、携帯電話などの分野では外部信号とのインターフェースとしてのA-D/D-A変換器などが必要になります。

また、ディジ-アナ混載上の問題点としては、デジタル部からアナログ部への飛び込みノイズ、混載されるアナログ回路と既存のデジタル・プロセスとの整合性、1チップ・レベルでの回路シミュレーション方法などいろいろありますが、中でも性能上、ディジタル回路からのノイズの飛び込みが致命的となり、もっとも大きな問題となります。これ以外に低電圧・低消費電力化も大きな課題です。特に携帯機器においては電池寿命が製品としての価値を左右するため、これも克服しなければならない問題です。


かつてA-D/D-A変換器はバイポーラ回路で実現していましたが、今日においてはCMOS微細化技術および回路技術の進歩によってCMOS回路に置き換えられようとしています。さらに低コスト化

のため、ディジタル信号処理回路とA-D/D-A変換器などを1チップ化したディジ-アナ混載のCMOS LSIが主流になりつつあります。

図1に、現在のPHS(簡易型携帯電話)

のチップ・セットの例を示します。

PHSはおもにディジタル回路から構成されています。RF制御、QPSK変調、TDMA制御などを扱うベース・バンドLSI(チャネル・コーデック)と、



〔図1〕 PHSチップ・セットの例

COMBO(音声信号用A-D/D-A変換器)とADPCM CODECを一体化したディジアナ混載のスピーチ・コーデックLSIからなる制御部をCMOSで実現し、現在これ以外の無線部についてはBiCMOSおよびGaAsで実現しています。


さらに、来たるべき $0.1\mu\text{m}\sim 0.2\mu\text{m}$ 世代においては、微細化によりCMOS回路が高速化され、前述のPHSの受信第2IF部(200MHz帯から10MHz帯へダウン・コンバート)、さらには受信第1IF部(GHz帯から200MHz帯へダウン・コンバート)までCMOSで実現されることが予想され、制御部、無線部を含めた1チップCMOS化も夢ではありません。

ディジアナ混載時のノイズ対策

●システム設計上の対応

図2に2次デルタ・シグマ型A-D変換器の回路を示します。

第1および第2の積分器、比較器(量子化器)およびDフリップフロップから構成される標準的な構成です。これはもっともよく使用されるタイプです。70dB以上というような非常に高いS/N比が要求される場合には、ディジアナ混載時にデジタル回路からのノイズが全体の性能に大きく影響します。



(図2) 2次デルタ・シグマ型A-D変換器

各積分器はサンプリング・モードと積分モードを繰り返します。図3に示すように、サンプリング・モードが終了する瞬間に、キャパシタCに電荷としてディジタル・ノイズが飛び込むと抽出された信号電荷量 Q (理想的には $Q=C \cdot V_{IN+}$)が変化してしまいます。したがって、周辺ディジタル部の制御クロック ϕ_D とA-D変換器のクロックの位相(クロックの立ち上がりもしくは立ち下りのタイミング)を Δt だけずらし、ノイズの混入による影響を最小限に抑える必要があります。

●回路設計上の対応


回路設計上の対応としては大きく二つの方法があります。一つはPSRR(電源電圧変動除去比)を改善する方法であり、もう一つは全差動回路構成を用いる方法で

す。

前述のデルタ・シグマA-D変換器を例にあげれば、積分器を構成しているOPアンプの定電流源を電源の変動に関係なく一定の電流を供給できるように安定化する(図4)ことで、A-D変換器全体のPSRRを格段に良くすることができます。

高PSRRであることは、言い換えれば電源の変動に強いということであり、すなわち電源に乗るディジタル回路からの回り込みノイズに強いということを意味します。

もう一つの全差動回路構成とは、前述の図2に示したように、すべての信号を差動信号にして完全に対称な回路構成とする方法です。もしディジタル・ノイズが飛び込んだとしても、非反転および反転入力端子に飛び込むノイズが等しいと



(図3) デルタ・シグマ型A-D変換器内の積分器の動作