

# VMM Verification Methodology Manual

## 活用テクニック



赤星博輝

### 第2回 テストベンチの作成にVMMの部品を利用する

検証ライブラリとその利用ガイドラインである“Verification Methodology Manual for System Verilog (VMM)”の活用方法を解説する連載の第2回である。今回は実際にVMMの部品を用いてテストベンチを作成する。また、`vmm_data`、`vmm_channel`、`vmm_atomic_gen`、`vmm_xactor`、`vmm_env`の使いかたを説明する。検証のエキスパートが作成したVMMのエッセンスを理解することで、検証の再利用性や効率を引き上げることができる。

(編集部)

前回は、SystemVerilogのオブジェクト指向に関する部分と、VMMを使う際にいろいろな場面で出てくる`vmm_log`について説明しました。今回は、簡単な設計に対してVMMを使ってテストベンチを作成してみます。

VMMでテストベンチを作成するため、今回は五つの部品、すなわちデータを扱う`vmm_data`、テストベンチ間で

データのやり取りを行う`vmm_channel`、ランダム・パターン生成(以下、ランダム生成)を行う`vmm_atomic_gen`、処理を記述する`vmm_xactor`、テストベンチ環境を構築する`vmm_env`について紹介します。

ところで、なぜVMMにはいろいろな構成要素があるのでしょうか？ それはテストベンチを効率的に設計するためです。前回説明した`vmm_log`を毎回作ると、かなりの工数を必要としますし、再利用しやすく作るのはさらにたいへんです。日常の検証作業で、次の開発プロジェクトのことを考えて行動する人はどのくらいいるのでしょうか？

VMMでは基本となる部品をあらかじめ定義しており、その部品をカスタマイズして使うという手法をとります。ただし、カスタマイズするときにコードをカット・アンド・ペーストして変更を加えると、だんだんわけがわからなくなってきます。VMMでは、オブジェクト指向言語の




図1 ターゲットの判定回路の動き

256 × 256の中に(50, 70)~(100, 120)の長方形があり、その領域内であれば'1'、領域外であれば'0'と判定する。




図2 ターゲットの入出力とそのタイミング

データを入力するときは`ien`を'1'にし、出力するときは`oen`が'1'になる。

#### KeyWord

SystemVerilog, VMM, `vmm_log`, `vmm_data`, `vmm_channel`, `vmm_atomic_gen`, `vmm_xactor`, `vmm_env`, ランダム・パターン生成, テストベンチ


機能を使うことで、変更点だけを追加・変更できるようになっており、検証の再利用を促進します(下掲のコラム「VMMの歴史」を参照)。

### ● 今回の検証ターゲットはx, y平面の判定回路

VMMは、検証するための道具とそのガイドです。検証するものがないと説明しにくいので、検証のターゲットとしてここでは単純な判定回路を使用します。その回路とは、図1に示す領域に対して、「入力された点(x, y)が四角形の中にあるのか、または外にあるのか」を判定するもので

#### リスト1 データのクラスの基本

メッセージ・サービス(vmm\_log), 変数, newの三つが最低限必要。



す。回路の入出力とデータの入力/出力タイミングを図2に示します。

この回路を検証するためにどのようなデータが必要かを考えます。機能としてはX座標とY座標を与えて領域外/領域内の判定を行うものなので、X座標とY座標の二つの数値が必要です。ほんとうはienも必要なのですが、これはあとで考えます。

### ● 検証で扱うデータはすべてvmm\_dataから派生させる

VMMでは、検証で扱うデータをvmm\_dataから派生させて作ります。今回は、二つの数値を記憶するために、vmm\_dataから派生させたxy\_datというクラスを作ります。このvmm\_dataから派生したクラスを構成するうえで最低限必要なものは、リスト1に示すようにvmm\_log, 必要な変数の定義, newメソッドの三つになります。

VMMのメリットはこれまでの検証の知識がその部品の中に埋め込まれているところで、vmm\_logはVMMの「Rule 4-58」にガイドとして示されているように、静的(static)なメッセージ・サービスとして宣言します。これは、多くのデータが処理されるときに、個別にメッセージ・サービスを作ると負荷が重いことなどが理由です。

## コラム | VMMの歴史

VMMの歴史は、著者のひとりであるJanick Bergeron氏の検証への取り組みの歴史ともいえます。Janick Bergeron氏からVMMの歴史について紹介していただいたので、同氏のコメントを以下に紹介します。

「まずは1991年にセルフ・チェック機構をもつ、トランザクション・レベルのテストベンチを使い始めました。この段階ではVerilog HDLでモデルを記述し、第1世代のvmm\_log, vmm\_data, vmm\_env相当のものが作成されました。このときはダイレクト・テストで物理レベルのトランザクタを使用し、バックグラウンドのノイズにはランダム生成も使いました。1994年にSONET(synchronous optical network)伝送の検証でより高い抽象度のトランザクタが必要となったのですが、Verilog HDLでは不十分なものが記述できませんでした。

その後、Veraやe言語の登場によりオブジェクト指向的な実装が可能となり、1998年に第1世代のvmm\_channelを作成しました。

2001年に(Janick氏がChief Technical Officerを務めていた)米国Qualis Design社が検証IPを提供したときは、すべてのトランザクタがvmm\_xactorをベースにしており、vmm\_logもほぼ現在の形に

なっていました。トランザクタもコールバック・メソッドを提供できるようになり、ユーザによる機能の拡張や修正が可能となりました。VMMで重要なランダム生成におけるファクトリ・パターンも実装されました。

2002年の終わりには、ほぼ今の形のvmm\_envを作りました。これは、検証環境を構築するために明確なガイドラインが欲しいということから作成しました。ほかにも、顧客からの要求に基づいてvmm\_broadcastやvmm\_schedulerなどが作成されました。

2003年に米国Synopsys社に所属することになり(Qualis Design社がSynopsysに買収された)、VeraでRVM(Reference Verification Methodology)の実装を行い、vmm\_notify, vmm\_atomic\_gen, vmm\_scenario\_genなどを追加していきました。2004年にVeraのRVMをSystemVerilogで実装し直し、2005年にVMMを書籍として出版しました。

このように、Janick Bergeron氏は15年以上もの間、検証にかかわってきました。検証に対して積極的に環境を改善し、その活動の集大成がVMMということになります。とても参考になる部分が多いので、みなさんもぜひ、その知識に触れていただきたいと思います。