第1章 |
PCのアドレス・マップと
割り込みコントローラ(6)
割り込みマップ
|
割り込みマップ
PCの割り込みマップ(割り込みコントローラの入力用途)は表3のようになっています.同表中,ISA欄に(カッコ)付きとなっているのは,その信号が実際にはISAバスには出ていないことを示しています.
PIC |
入力 |
ISA上の信号 |
ベクタ |
用途 |
備考 |
PIC1(マスタ) |
IR0 |
(IRQ0) |
08h |
システム・タイマ |
PITチャネル1 |
|
IR1 |
(IRQ1) |
09h |
キーボード |
― |
|
IR2 |
― |
― |
スレープPICカスケード |
― |
|
IR3 |
IRQ3 |
0Bh |
COM2 |
― |
|
IR4 |
IRQ4 |
0Ch |
COM1 |
― |
|
IR5 |
IRQ5 |
0Dh |
(パラレル・ポート) |
― |
|
IR6 |
IRQ6 |
0Eh |
FDC |
― |
|
IR7 |
IRQ7 |
0Fh |
パラレル・ポート |
― |
PIC2(スレープ |
IR0 |
(IRQ8) |
70h |
リアルタイム・クロック |
旧IRQ2のピンにIRQ9が接続されている |
|
IR1 |
IRQ2/9 |
71h |
― |
― |
|
IR2 |
IRQ10 |
72h |
― |
― |
|
IR3 |
IRQ11 |
73h |
― |
― |
|
IR4 |
IRQ12 |
74h |
PS/2マウス |
― |
|
IR5 |
(IRQ13) |
75h |
コプロセッサ |
― |
|
IR6 |
IRQ14 |
76h |
IDE(プライマリ) |
― |
|
IR7 |
IRQ15 |
77h |
IDE(セカンダリ) |
― |
また,ベクタ番号欄は,BIOSが設定する初期値です.これは割り込みコントローラを再プログラムすることで変更可能なので,参考程度と考えてください.
DMAマップ
PCのDMAマップを表4に示します.PCの標準的な使われ方では,DMACを使うのはFDCくらいしかありませんが,サウンド・カードのようにDMAを使うボードやISAのバス・マスタSCSIボードのように,DMA要求信号を利用するボードは少なからず存在します.
DMAC |
入力 |
ISA上の信号 |
用途 |
DMAC2(マスタ) |
DRQ0 |
― |
スレーブDMAC
カスケード |
|
DRQ1 |
DRQ5 |
― |
|
DRQ2 |
DRQ6 |
― |
|
DRQ3 |
DRQ7 |
― |
DMAC1(スレーブ) |
DRQ0 |
DRQ0 |
― |
|
DRQ1 |
DRQ1 |
― |
|
DRQ2 |
DRQ2 |
FDC |
|
DRQ3 |
DRQ3 |
― |
システム・ポート
ポート・アドレス0061hはシステム・ポート(PORTB)と呼ばれ,各種ステータスの読み出しや,NMIの禁止などの設定が行えるようになっています.
ビット配置は表5のようになっています.ビット3〜2のNMI発生許可/禁止はハード的にはポートのラッチ出力をフリップフロップのプリセット(またはクリア)端子に接続することで行っているため,禁止期間中にNMI要因が発生しても無視されます.
アドレス[h] |
R/W |
ビット位置 |
省略 |
機能 |
使用 |
0061 |
R |
ビット7 |
MPE |
メモリ・パリティ・エラー |
メモリのパリティ・エラーを検出すると1 |
|
|
ビット6 |
IOCE |
I/Oチャネル・エラー |
ISAのOUT2端子の状態が読み出される |
|
|
ビット5 |
TC2O |
PITチャネル2OUT |
POCHK信号がアサートされてNMIが発生すると1 |
|
|
ビット4 |
REF |
メモリ・リフレッシュ |
メモリ・リフレッシュが行われるたびに値が反転する |
|
|
ビット3 |
ENAIOCHK |
I/Oチャネル・エラー・イネーブル |
書き込みデータのビット3への設定値が読み出される |
|
|
ビット2 |
ENAMPEC |
メモリ・バリティ・エラー・イネーブル |
書き込みデータのビット2への設定値が読み出される |
|
|
ビット1 |
SPKD |
スピーカ・データ・イネーブル |
書き込みデータのビット1への設定が読み出される |
|
|
ビット0 |
T2GH |
PIT・チャネル2GATE |
書き込みデータのビット0への設定値が読み出される |
|
W |
ビット7〜4 |
― |
― |
未使用 |
|
|
ビット3 |
ENAIOCHK |
I/Oチャネル・エラー・イネーブル |
1:ISAのIOCHK信号によるNMI発生許可 |
|
|
ビット2 |
ENAMPEC |
メモリ・パリティ・エラー・イネーブル |
1:メモリ・パリティ・エラーによるNMI発生許可 |
|
|
ビット1 |
SPKD |
スピーカ・データ・イネーブル |
1:スピーカを鳴らす |
|
|
ビット0 |
T2GH |
PITチャネル2GATE |
PITのGATE2端子 |
Copyright 2000 桑野 雅彦
|