マルチコアやGPUで高速化，並列分散処理への対応を急ぐEDAツール
(株)エッチ・ディー・ラボ
トニー・チン，長谷川 裕恭
本稿は，本誌2008年9月号，pp.43-49に掲載された第45回Design Automation Conference （DAC）のレビュー記事の続編である．DACは，2008年6月9日〜13日に米国カリフォルニア州Anaheimで開催された．ここでは主にEDA関連の経営者が集うDAC General Chair's Receptionにおける講演や，EDA市場および半導体業界の事業モデルについての有識者のコメントなどを紹介する．（Design Wave企画室）
●EDAにGPUコンピューティングがやって来る
DAC General Chair's Receptionは，会期前日の日曜日の夜，EDA関連の経営者などを集めて行う恒例行事のレセプションです．著名なEDA（Electronic Design Automation）アナリストである米国Gary Smith EDA社のGary Smith氏のトークが一番早く聞けるイベントとして人気の高い会合です．
この会合では，米国NVIDIA社のCo-FounderであるChris Malachowski氏によるGPU（Graphics Processing Unit）やマルチスレッド・プロセッサについての説明がありました．画像処理の分野では当たり前となっているGPUによる演算の並列化をフルに生かしたアプリケーションが，EDAの分野でも今後どんどん増えていくことをアピールしました．天候や金融のシミュレーションなど，画像処理と縁の薄い分野でも利用が検討されおり， EDAについてもGPUアプリケーションが提供されつつあります．
Gary Smith EDA社のMary Olsson氏は，アナログやミックスト・シグナルのツールの市場が今後有望になるという話をしました．RF（Redio Frequency）回路などは完全にディジタル化するよりもアナログで処理した方が効率が良いことが再認識され，またアナログ技術で差異化を図ろうとする会社が増えているそうです．実際，今年のDACではアナログ関連の新しいEDAツールが多数登場しています．
数年前，アナログ回路合成がブームになった時期がありましたが，今回はそのときと異なり，底の固い感じがします．半導体業界全体の売上の17％がアナログ半導体で，ミックスト・シグナルを追加すると41％近くになるのだそうです．
●新しい事業モデルの模索が続く半導体業界
米国Gartner社Dataquest部門のBryan Lewis氏からは，半導体業界の全般的な印象についての話がありました．この1年は，電子機器メーカが半導体部門を手放したり，企業合併が相次いで発表された年でした．
この中でASSP（Application Specific Standard Product）やASIC（Application Specific Integrated Circuit）といった境目のない次の半導体事業が生まれようとしています．例えば，米国LSI Logic社による米国Agere Systems社の買収や，米国Marvell Semiconductor社による米国Avago Technologies社のプリンタ用ASIC事業の買収などが紹介されました．これらは，ASSPベンダがASICの開発能力を身に付けようとしたり，ASICベンダがASSPビジネスに参入しようとしたケースと言えます．
また米国Texas Instruments社は，次世代の半導体プロセスに関する研究・開発を，自社開発路線からパートナとの協業路線に切り替えました．製造プロセスについても，各種のアライアンスに参加するのが当たり前になりつつあることが分かります．180nm，130nm，90nmのプロセスの需要はまだまだあるので，ファウンドリ企業の棲み分けも存在しているようです．
FPGA業界では価格競争とオーバキャパシティの問題で，一部の製品の価格が1/10まで下がりました．これにより，新たなFPGAユーザが世界的に増えています．
いずれにせよ，大規模なASSP（例えばメディア・プロセッサなど）を顧客ごとにカスタマイズする形のASICビジネスが主力になりつつあるとの説明でした．
今後は，大型のファウンドリ企業（写真1）以外に，ニッチ商品に特化した小型のファウンドリ企業が登場しそうだと，Lewis氏は予測していました．欧米の企業ではLSIの検証業務をインドにアウト・ソースすることがはやっていましたが，検証エンジニアは設計者と同じ場所で仕事をしたほうが効率が良いことから，この“実験”は終わりとなり，検証業務はインドから欧米に戻りつつあるそうです．これを受けて，インドの検証受託会社が独立して次世代のファブレス半導体メーカに転進する可能性をLewis氏は指摘していました．
[写真1]大型のファウンドリ企業の台湾TSMCブース
●LSI製品開発の大半は組み込みソフト開発に
RTL（Register Transfer Level）関連の設計ツールの市場は年々縮小しており，今後もさらに差異化が難しくなるようです．32nmプロセスになると約10億ゲートの回路を開発する計算になり，設計生産性をさらに上げなければなりません．2012年になるとムーアの法則が息切れを起こし，従来型のシーケンシャルなプログラミングでは追いつかなくなります．それまでに何とかしてマルチコアをスムーズに扱えるオンチップの並列プログラミングの方法を探さなければなりません．これに関連して，2015年前後にはC言語以外の新しい組み込みプログラミング言語が登場すると予測されています．
2007年のITRS（International Technology Roadmap for Semiconductors）の統計によると，オンチップのソフトウェア開発コストがハードウェア開発コストを追い抜きました．今後，半導体業界はオンチップのソフトウェア開発の問題について対策を打たなければなりません．すなわち，今後のLSI製品開発のほとんどは，ソフトウェア開発に費やされるということを示しています．
同じく，EDAツールについても今までのシングル・スレッド的な動作ではもはや追いつかなくなり，何らかのマルチプロセッシング・プログラミングに移行していくとSmith氏らは見ています．
このほか，32nm以下のプロセスでは，統計型解析が当たり前になると説明されていました．実際，米国Extreme DA社（写真2）の統計的タイミング解析ツールが売れており，現在，レイアウトやDFM（Design for Manufacturability）/DFY（Design for Yield）のツール群もそれに合わせて開発が進んでいるようです．
検証については，設計規模にかかわらず，今後，テストベンチの設計を開発全体のTAT（Turn Around Time）の35％以内に収めないと大変なことになります．検証の自動化が急務の課題です．テスト自動化もこれからのEDAツールの流れを作ると思われます．表1に，Gary Smith氏が紹介した今年の見るべき会社のリストを示します．
[写真2]米国Extreme DA社のブース
【表1】Gary Smith氏が紹介した今年の見るべき会社のリスト
●並列分散処理を活用するEDAの開発が進行中
“Reinventing EDA with Manycore Processors”と題したパネル・セッションでは，大手 EDAベンダの開発トップと強力なEDAツールを自社開発しているIntel社の内製ツールの開発トップが，EDAツールをマルチコアCPUを搭載したコンピュータに対応させる方法について議論しました．
各ベンダは，それぞれマルチコアCPUへの対応に取り組んでいます．米国Cadence Design Systems社では，マルチコアCPUへの移行に必要なライブラリやツールを全社的に開発したり，各部門別に検討したテクニックなどを共有できる仕組みを作っているそうです．
ツールによってはマルチコアCPUによる並列処理を十分に活用できるツールとそうでないツールがあります．例えば，アナログ回路シミュレーションのSPICEやレイアウト検証のLVS（Layout Versus Schematic），マスク設計のOPC（Optical Proximity Correction；光近接効果補正）は並列処理に向く分野，論理合成は向かない分野です．それぞれの企業で試行錯誤しながらノウハウを蓄積しているそうです．ツールを並列処理へ移行させる場合，実際はコードの書き直しに近い作業が多く，並列化しやすいツールから順番に移行作業を進めているようです．
実際，展示会場でも，米国Brion Technologies社の専用ハードウェア（ハードウェア・アクセラレータ）を利用したDFMツールや，複数のコンピュータによる分散処理に対応したLVS，論理シミュレータ，タイミング解析ツールなどが紹介されていました．
さらに，今年は，NVIDIA社のGPUを利用して高速化するツールが展示されていました．複数のコンピュータで分散処理を行うよりも，グラフィックス・カードのGPUを使った方が手軽なことは明らかです．これは今後のトレンドになるかもしれません．米国Gauda社(写真3)はGPUを利用してOPCを高速に行うツールを展示し，米国Nascentric社(写真4)はSPICEを高速化しました．
[写真3]米国Gauda社の展示ブース
[写真4]米国Nascentric社の展示ブース
