

# SystemC TLM 活用入門

## 第1回

## トランザクションの考え方とFIFO

平尾智也, 赤星博輝

最近、ハードウェア (LSI) の設計や検証の世界で、「トランザクション (Transaction)」という言葉が聞くことが増えてきた。例えば、検証の世界における教科書である VMM (Verification Methodology Manual)<sup>(3)</sup> や AVM (Advanced Verification Methodology)<sup>(4)</sup> を見ると、トランザクションというキーワードがたくさん出てくる。本連載では、TLM (Transaction Level Modeling) の基本について説明する。第1回の今回は、トランザクションの意味について説明した後、もともと SystemC にあった `sc_fifo` を改良した OSCI (Open SystemC Initiative) の TLM 1.0 の `tlm_fifo` について説明する。 (筆者)

トランザクションは不可分なひとかたまりの処理のことで、いろいろな目的で利用されます。筆者の独断でトランザクションを使う理由を三つ挙げます。

- シミュレーションを高速にする
- モデリングを容易にする
- 再利用を容易にする




図1 RTL の設計モジュール

合成を意識した RTL (Register Transfer Level) の設計では、入出力がピン・レベルで設計される。

それではトランザクション・レベル・モデリングとは何か考えてみます。

### 1. トランザクション・レベルを理解する

図1のような入出力ピンを持つ回路を考えます。1ワードの記憶領域を持つモジュールです。外部からの読み出し (リード) と書き込み (ライト) を受け付けます。

ien が '1' になったときのコマンド (icmd) が '0' ならリードです。内部の記憶領域から値を読み出し、odat に出力するとともに oen を '1' にします (図2)。ien が '1' になったときのコマンド (icmd) が '1' ならライトです。入力データの値を、記憶領域に対して書き込みます。

この回路の動作を SystemC で表現してみると、リスト1 のようになります。入出力ピンの値によって、動作していることが分かります。




図2 ピン・レベルの入出力関係とトランザクション

ピン・レベルの設計では、入出力の波形を考える。不可分なひとかたまりの処理をトランザクションと呼ぶ。

**Keyword**

トランザクション, VMM, AVM, TLM, SystemC, OSCI, tlm\_fifo, sc\_fifo, ブロッキング, ノンブロッキング, FIFO

```

SC_MODULE(P_Target) {
    sc_in_clk iclk;
    sc_in<bool> ien;
    sc_in<bool> icmd;
    // 0:read, 1:write
    sc_in<int> idat;
    sc_out<int> odat;
    sc_out<bool> oen;
    int mem[MAX];

    void f() {
        odat = 0;
        oen = 0;
        while(1) {
            while (ien.read()==0) {
                wait();
            }
            if ( icmd ==0 ) { // read
                odat = mem;
                oen = 1;
                wait(1);
                odat = 0;
                oen = 0;
            } else { // write
                mem = idat;
            }
            wait();
        }
    }
    SC_CTOR(P_Target) {
        SC_CTHREAD(f,iclk.pos());
    };
};

```

#### ◀リスト1

##### ピン・レベルのSystemC記述

SC\_CTHREAD を用いて記述した例。

#### リスト2 トランザクションのためのインターフェース定義

関数readとwriteをインターフェースとして持つsimpleIFを定義した。この段階では実体は定義していない点に注意。

```

class simpleIF : public sc_interface {
public:
    virtual int read ( ) = 0;
    virtual void write(int dat) = 0;
};

```

この回路の動作の本質を考えてみると、ien、icmd、idatを監視したり、oen、odatの値を出力することが目的ではありません。回路にデータを渡す(ライト動作)ことと、回路からデータを引き出す(リード動作)ことが、本質と考えることができます。

### ● 回路の本質がトランザクション

回路の本質である1回のリード/ライトの処理を「トランザクション」と呼びます。また、ポートではなくトランザクションを中心にモデルを作成することを、「トランザクション・レベル・モデリング」と呼びます。

このトランザクションという言葉は、データベースの世界などでよく利用されています。「分けることができない処理の単位」と考えればよいと思います。例えば、図1の回路でoenを‘1’にするとか‘0’にするということは、単体では意味を持ちません。図2の波形として“ひとかたまり”で意味があることが分かると思います。

### ● 言語仕様でTLMが取り入れられる

Verilog HDLやVHDLでは、入出力ピンを使ったモジュール接続が基本でした。このため、トランザクションといった単位のデータのやりとりは、あまり行われていませんでした。Verilog HDLやVHDLのトランザクション・

#### リスト3 インターフェースを持ったモジュール

sc\_moduleに加えて、simpleIFを継承し、このモジュールで関数readとwriteの実体を定義し、必要な変数を用意している。

```

class Target : public simpleIF, public sc_module {
    int mem;
public:
    int read() {return mem;}
    void write(int dat) { mem = dat; }
    Target(sc_module_name n) : sc_module(n) { }
};

```

レベル記述は、合成サブセットの範囲に限定しなければできないわけではありませんが<sup>(1)</sup>、現実にはあまり用いられていません。

新しい設計言語であるSystemCやSystemVerilogでは、言語仕様に「インターフェース」が取り入れられています。このインターフェースを利用することでトランザクション・レベルのモデルを作成することが容易になりました。インターフェースでは、入出力に信号を使用することも可能ですが、関数を使用することもできます。

### ● 関数による入出力のモデル化

関数を用いてどのように入出力のモデル化をすればよいかを考えてみます。

回路の本質は、データを書き込むトランザクションとデータを読み出すトランザクションです。そこで、データを書き込むために関数writeとデータを読み出す関数readを用意します。

この二つの関数をインターフェースとして定義するためにSystemCでは、sc\_interfaceを使ってリスト2のように宣言します。このインターフェースでは通常使用する関数のひな形を定義しただけで、read/writeの実体はありません。そのため、後でこの関数の実体を定義する必要があります(virtualと=0を使って定義された関数は、C++では純粹仮想関数と呼ばれる)。

readとwriteの関数の実体は、モジュールで定義を行います<sup>注1</sup>。このインターフェースを使ったモジュールを設計したのがリスト3です。インターフェースsimpleIFを

注1：インターフェースはチャンネルで実装すると思った人もいるかもしれませんが、実は、sc\_moduleとsc\_channelは同じもので、SystemCのインクルード・ファイル中のsc\_module.hの中に、“typedef sc\_module sc\_channel;”とある。