


前章で扱ったデジタル回路は、じつは「組み合わせ回路」である。組み合わせ回路とは、その出力が過去の入力には依存せず、現在の入力のみによって一意に定まるようなデジタル回路のことである。本章では、実際のコンピュータなどで使用されている実用的で重要な組み合わせ回路を紹介していこう。また、それらの組み合わせ回路を実際にVHDLで記述し設計してみることにしよう。(筆者)

2.1 実用的な組み合わせ回路

2.1.1 加算器

コンピュータ内部のCPUには、必ずといってよいほど加算器が組み込まれており、デジタル回路設計では、もっとも基本的でかつ重要な回路である。図2.1に示すように、4ビット加算器は、キャリ入力なしの1ビット加算器(半加算器(HA))とキャリ入力ありの1ビット加算器(全加算器(FA))の縦続接続で構成できる。



〔図2.1〕4ビット加算器

(a) 加算結果 S_i のカルノー図

	AB			
C_{i-1}	00	01	11	10
0		1		1
1	1		1	

(b) キャリ C_i のカルノー図

	AB			
C_{i-1}	00	01	11	10
0			1	
1		1	1	1

〔図2.2〕全加算器のカルノー図

(a) 加算結果 S_i のカルノー図

(b) キャリ C_i のカルノー図

以下で全加算器を設計してみよう。

例題2-1 全加算器の設計

全加算器の真理値表を作成し、カルノー図を利用して回路設計しなさい。

〔解〕-----

全加算器の真理値表は、表2.1に示すとおりである。加算結果 S_i に関してカルノー図を描くと図2.2(a)となる。図よりこれ以上の圧縮はできないことがわかる。したがって、 S_i の論理関数は以下ようになる。

$$S_i = \bar{A}_i \cdot \bar{B}_i \cdot C_{i-1} + \bar{A}_i \cdot B_i \cdot \bar{C}_{i-1} + A_i \cdot B_i \cdot C_{i-1} + A_i \cdot \bar{B}_i \cdot \bar{C}_{i-1}$$

またキャリ C_i に関しては、カルノー図(図2.2(b))により圧縮が可能である。そこで得られた C_i は、以下のとおりであった。


$$C_i = A_i \cdot B_i + B_i \cdot C_{i-1} + C_{i-1} \cdot A_i$$

以上より、1ビット全加算器の回路は、図2.3となる。



〔表2.1〕全加算器の真理値表


A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



〔図 2.3〕 全加算器の回路図

(a) 加算結果 S 生成部

(b) キャリ C_i 生成部



〔図 2.4〕 半加算器による全加算器の構成

◆階層設計

なお全加算器は、図 2.4 のように、半加算器を二つ用いて構成することもできる。このように、すでに設計された回路ブロック（コンポーネント：component という）を用いて、新しい回路を設計する方法を階層設計 (hierarchical design) という。

以下では、全加算器を階層設計してみよう。そのために、コンポーネントとして用いる半加算器を設計する。

演習 2-1 半加算器

半加算器を VHDL により設計しなさい。

〔解〕

リスト 2.1 に示すとおりである。

なお、リスト 2.1 は、bit 型の代わりに std_logic 型を用いている点を除けば、リスト 1.1 (p.24) と同じである。また、リスト 2.1 を論理合成した結果は、リスト 1.1 を論理合成した結果と同じであり、図 1.6 のようになる。

演習 2-2 全加算器

全加算器を VHDL により設計しなさい。その際、演習 2-1 で設計した半加算器をコンポーネントとして階層設計すること。

〔解〕

リスト 2.2 および図 2.5 に示すとおりである。

〔リスト 2.1〕 半加算器の VHDL 記述 (2)

```
-- std_logic型を使用するための
-- ライブラリ宣言とパッケージ呼び出し
library IEEE;
use IEEE.std_logic_1164.all;

entity HALF_ADDER is
    port ( A, B : in std_logic;
          S, C : out std_logic );
end HALF_ADDER;

architecture STRUCTURE of HALF_ADDER is
begin
    S <= A xor B;
    C <= A and B;
end STRUCTURE;
```

〔リスト 2.2〕 全加算器の VHDL 記述

```
library IEEE;
use IEEE.std_logic_1164.all;

entity FULL_ADDER is
    port ( A, B, CIN : in std_logic;
          SUM, COUT : out std_logic );
end FULL_ADDER;

architecture STRUCTURE of FULL_ADDER is

    -- HALF_ADDERのコンポーネント宣言
    component HALF_ADDER
        port ( A, B : in std_logic;
              S, C : out std_logic );
    end component;

    signal C1_C, C1_S, C2_C : std_logic;

begin
    -- コンポーネント・インスタンス文
    COMP1 : HALF_ADDER port map ( A, B, C1_S, C1_C );
    COMP2 : HALF_ADDER port map ( C1_S, CIN, SUM, C2_C );
    COUT <= C1_C or C2_C;
end STRUCTURE;
```



〔図 2.5〕 全加算器の論理合成結果 (Design Compiler による)