

### 第6回 (最終回)

# FPGAプロトタイピング環境を利用したハードウェア開発 (後編)

大庭信之, 森岡澄夫, 高野光司

前回(本誌 2003年2月号, pp.136-141)は, 筆者らが設計・開発した2種類のFPGAボードと, それを使ったプロトタイピング環境について紹介しました。今回は, FPGAプロトタイピング環境の利用法について, 二つの実装例(暗号プロセッサ, PCIバス)を挙げて説明します。

(筆者)



### 開発例1: 暗号プロセッサ

最初の実装例は暗号プロセッサです。1個のASICにいろいろな暗号機能を盛り込んだチップです。図1は, 暗号プロセッサの内部ブロック図です。中央にある内部バスをはさむようにして, 左側にマイクロコントローラと外部インターフェース, 右側に暗号演算マクロが並んでいます。RSA, ECC, DES, MD5, SHA1, RC4, RNGは, 暗号の基本演算を行う機能モジュールと考えてください。

#### ●暗号プロセッサの特徴


このプロセッサの特徴を以下に示します。

- モジュール化した各種暗号演算回路を搭載。ユーザーの

クエストにより, 必要な暗号コアだけを組み合わせることができ。

- 各マクロが連携して動作し, いろいろなアプリケーションに対応可能。また, 細かい動作は内部のマイクロコントローラのファームウェアを変更することで調整できる。
- 暗号かぎの生成といった機密性の高い演算は, チップの中に閉じ込めることができる。
- 各マクロは1種類ではなく, ユーザの要求によって性能, サイズ, 消費電力などをカスタマイズできる。
- PCIや各種マイコンのバスに直結できるように, いくつかの外部インターフェースを用意している。
- 設計はすべてRTLのVHDLで記述されており, 複数のプラットフォーム(EDAやデバイス・テクノロジー)上で論理合成できる。

将来的にはもっと高性能なマイクロプロセッサを組み込むことも考えられます。しかし, 今回は複雑な演算についてはすべて暗号演算器が行うので, マイクロコントローラはそれらの制御だけに専念できます。性能的には8ビット・マイコンで十分でした。



RSA (Rivest Shamir Adleman)	公開かぎ暗号方式の一つ。
ECC (elliptic curve cryptography)	公開かぎ暗号方式の一つ。
DES (data encryption standard)	共通かぎ暗号方式の一つ。8バイトごとに暗号化を行う(ここでは乱数の平滑化に利用)。
MD5 (message digest algorithm 5)	電子署名などに利用されるハッシュ関数の一つ。
SHA1 (secure Hash algorithm 1)	電子署名などに利用されるハッシュ関数の一つ。
RC4	共通かぎ暗号方式の一つ。1バイトごとに暗号化を行う。
RNG (random number generator)	乱数発生回路

〔図1〕暗号プロセッサ

中央の内部バスをはさむようにして, 左側にマイクロコントローラと外部インターフェース, 右側に暗号演算マクロがならんでいる。

### ●開発上難しかった点とその解決法

暗号プロセッサの設計には三つの大きな壁がありました。

- 非常に多くのクロック・サイクルを要する演算があり、シミュレーションにたいへん時間がかかる。
- そのような長い演算をさらに数種類組み合わせると一つの機能を実現しなければならない。
- いろいろな外部バスへインターフェースするため、複数のバス・プロトコルを検証しなければならない。

RSA 演算を例にとります。RSA は現在広く使われている公開鍵暗号の一つです。その演算内容は、簡単に言うと、 $X$  の  $Y$  乗を計算し、それを  $Z$  で割った余りを求めるというものです。 $X$ 、 $Y$ 、 $Z$  が小さい数の場合、普通のマイクロプロセッサでも十分高速に計算できますが、実用になる RSA では  $X$ 、 $Y$ 、 $Z$  が 512 ビット以上の長さを持ちます。したがって、演算時間はたいへん長くなります。もっとも、すばやく計算できてしまうと暗号の意味がありませんが…。

暗号プロセッサには RSA 演算専用のコアが組み込まれており、コア内部では 16 ビットまたは 32 ビットの乗算器を使います。16 ビット・コアは 32 ビット・コアよりも演算時間がかかりますが、サイズは小さくなります。このほか、8 ビット・コアや 64 ビット・コアもありますが、ここでは省略します。どのコアを用いるかは、ユーザの要求(演算速度、消費電力、チップ・サイズ)に合わせて選択します。

表 1 は、演算ビット数と使うコアの組み合わせ、サイクル数、そして 1 回の演算をソフトウェア・シミュレーションで行った場合のシミュレーション時間と FPGA を使ったエミュレーション時間を示しています。ソフトウェア・シミュレーションは、短いもので数時間、長いものでは数日間を要します。一方、FPGA エミュレーションは、長いものでも 10 秒程度であり、その差は圧倒的です<sup>注1</sup>。

$X$ 、 $Y$ 、 $Z$  の個々の値はほとんど無制限にとることができるので<sup>注2</sup>、いろいろな組み合わせをなるべく多くシミュレ

ーションしたいところです。しかし、 $X$ 、 $Y$ 、 $Z$  の一つの組み合わせについて、結果を得るのに数日もかかってしまったのでは、たくさんの組み合わせを試すことができません。

最近、広く使われている SSL などのインターネット・セキュリティ機能を例にとると、この RSA 演算を使ってサーバとクライアントの間で暗号かぎを交換し、さらにそのかぎを使って DES 暗号によるコンテンツを配信するといったことが行われています。すなわち、表 1 に示した RSA 計算が単独で使われるということはまれで、ほかの暗号などと組み合わせられて使われることが多いのです。そうすると、ソフトウェア・シミュレーションでその一連の動作を検証することは不可能とはいませんが、たいへん時間のかかる作業となります。今回、そのような時間のかかる演算の検証は FPGA プロトタイプ環境でのみ行いました。

### ●FPGA 容量の問題と解決策

ところが、FPGA へマッピングできる回路規模には限界があります。実際、図 1 に示した暗号プロセッサのすべての論理回路を一つの FPGA へマッピングすることはできませんでした。そこで、暗号マクロを分けて FPGA へマッピングし、別々に検証することになります。

1 個の FPGA に入りきれない設計データを検証するうえでひとくふうしてみました。あらかじめ暗号マクロごとに別々の FPGA コンフィグレーション・ファイルを用意しておき、それらを検証実行手順の最中に FPGA へ順次書き換えていくという方法です。筆者らは、これを「動的 FPGA リコンフィグレーション」と呼んでいます。

図 2 を見てください。これは、ホストとなるパソコンの PCI スロットに FPGA プロトタイプボードを挿した状態を示しています。FPGA のコンフィグレーションは、ホストのパソコンの平行ポートに接続された、別のコンフィグレーション・ケーブル(今回は米国 Altera 社の「ByteBlasterMV」)を通して行います。

[表 1] RSA 演算サイクル数とシミュレーション時間

設計例 RSA 演算	サイクル数	ソフトウェア・ シミュレーション	FPGA エミュレーション
1024 ビット 32 ビット・コア	400 万	数時間	約 0.3 秒
2048 ビット 32 ビット・コア	3200 万	数日	数秒
1024 ビット 16 ビット・コア	1600 万	約 1 日	数秒
2048 ビット 16 ビット・コア	1.02 億	数日以上	約 10 秒

注1：ソフトウェア・シミュレーションと FPGA エミュレーションの速度差はどのくらいだろう。FPGA 内では、もともと同時並列に動作する論理イベントは、そのとおり同時並列に動く。一方、ソフトウェア・シミュレーションでは同時並列に動作する論理イベントについても順番に実行していく(仮想的に同時並列動作させている)。つまり、もとの設計で同時並列動作する部分が多ければ多いほど、速度差が現れるというよりだろう。筆者らの経験では、およそ 2~5 けた、FPGA エミュレーションのほうが速いようだ。

注2：あくまでも  $X$  の  $Y$  乗を  $Z$  で割った余りを計算するという意味。有効な暗号という点では  $X$ 、 $Y$ 、 $Z$  の値には制限がある。