Last Update 2004/06/15
SUSIE-CAD/CQ版Jrを使って実践学習
PCによるディジタル回路の設計と
シミュレーション
シミュレーション
B5変型判 279ページ
CD-ROM付き
定価4,165円(税込)
JAN9784789832182
1996年3月1日発行
![[絶版2001.4.4] PCによるディジタル回路の設計とシミュレーション](32181.jpg)
大変恐縮ですが，こちらの商品は品切れ絶版となりました．
本書では，パソコン用CADを使ってディジタル回路を設計し，シミュレータで検証してゆくための技法を，添付のSUSIE-CAD/CQ版 Jr を例にとり解説します.
シミュレータは初めて電子回路シミュレーションを行う読者にとっても，すんなりとマスタすることができます．
シミュレータは初めて電子回路シミュレーションを行う読者にとっても，すんなりとマスタすることができます．
目次
まえがき SUSIE-CAD/CQ版Jrについて
第1部 SUSIE-CAD/CQ版Jrの導入とチュートリアル
第1章 SUSIE-CAD/CQ版Jrの導入
1.1 動作環境と制限事項
1.2 インストール
1.3 デザイン・ファイル集のインストール
1.4 論理回路の種類
第2章 回路図エディタ(Schematic Capture)
2.1 設計の準備
2.1.1 新規プロジェクト名の入力
2.1.2 プロジェクト・ライブラリの選択
2.1.3 既存プロジェクトの取り扱い
2.2 部品の選択と配置
2.2.1 回路図エディタ(Schematic Capture)を使う
2.2.2 部品の選択
2.2.3 部品の配置
2.2.4 部品の移動と削除
2.2.5 部品検索のスピード・アップ手法
2.3 配線
2.3.1 手作業による部品間の配線(Manual Wiring)
2.3.2 配線の自動修正
2.3.3 テーブル操作による自動配線(Auto Wiring)
2.3.4 ネット名による接続
2.3.5 端子の設定
2.3.6 電源接続点(Power Pint)
2.3.7 バスの接続
2.4 回路図の修正
2.4.1 DRAGモードによる部品およびワイヤーの移動
2.4.2 MOVEモードによる部品およびワイヤーの移動
2.4.3 部品，ワイヤー，バスの削除
2.4.4 部品の回転
2.4.5 部品情報の追加
2.5 設計の詳細なチェック
第3章 シミュレーション(Logic Simulator)
3.1 シミュレーション可能な信号と制限事項
3.2 回路図(Schematic Capture)でのProbe点(信号処理)の選択
3.3 シミュレータ(Logic Simulator)での Probe点(信号処理)の選択
3.4 テスト・ベクタのProbe点への追加
3.5 Ready-madeテスト・ベクタの利用
3.6 バイナリ・カウンタのクロック周期の設定
3.7 シミュレーション・ステップの設定
3.8 Custom-madeテスト・ベクタの作成と利用
3.9 テスト・ベクタの編集とフォーム名の割り当て
3.10 テスト・ベクタの動的編集
3.11 シミュレータ(Logic Simulator)のその他の機能
3.11.1 タイミング測定
3.11.2 タイミング測定表示のON/OFF
3.11.3 タイミング測定結果の消去
3.11.4 波形表示にコメントを付ける
3.11.5 デバイスの初期設定
3.11.6 部品品種の変更
3.11.7 タイミング・パラメータの変更
3.11.8 マルチ・シミュレーション・ウィンドウ
3.11.9 回路図とシミュレーション結果の保存
第2部 SUSIE-CAD/CQ版Jrによるディジタル回路設計
第1章 ディジタル回路とブール代数
1.1 ブール代数
1.2 ド・モルガンの定理の検証
1.3 ディジタル回路のタイミング
第2章 組合せ回路の設計
2.1 チップ・セレクタの設計
2.2 チップ・セレクタ回路の作成とシミュレーション
2.3 最適化とタイミング・シミュレーション
2.4 インターフェース部の設計
2.5 バス衝突とこの改善
2.6 数値演算回路
2.6.1 加算器
2.6.2 比較器
2.6.3 乗算器
2.6.4 標準ICによる加算と比較
2.7 組合せ回路のまとめ
第3章 順序回路の設計
3.1 順序回路とその種類
3.2 D-FF
3.3 順序回路の解析
3.3.1 状態遷移表とは
3.3.2 状態遷移図とは
3.4 非同期式バイナリ・カウンタ
3.5 同期式バイナリ・カウンタ
3.6 JK-FF
3.7 ハザード
3.8 ジョンソン・カウンタ
3.9 同期クリア
3.10 シフト・レジスタとリング・カウンタ
3.11 MealyマシンとMooreマシンの損失
3.12 シミュレーションと初期化
第4章 ROMシーケンサとFPGA
4.1 ROMシーケンサとは
4.2 P-ROMを用いたカウンタの構成
4.4 ROMシーケンサの応用
4.5 マイクロ・プログラム
4.5 FPGA
第3部 SUSIE-CAD/CQ版Jrリファレンス・マニュアル
第1章 SUSIE-CADのインストールとプロジェクト・マネージャ
1.1 SUSIE-CAD/CQ版Jrのヘルプ・ファイル
1.2 トラブル・シューティング
1.3 SUSIE-CAD/CQ版Jrプログラムの起動
1.4 プロジェクト・マネージャ
・ プロジェクト・マネージャの起動
・ 新規プロジェクトの作成
・ 既存プロジェクトのロード
1.5 プロジェクトの管理
・ プロジェクトの削除
・ プロジェクトのコピー
・ プロジェクトの情報
・ プロジェクトのセーブ
1.6 プロジェクト・ライブラリ
・ ライブラリの追加
第2章 SUSIE回路図エディタ
2.1 SUSIE回路図エディタの起動
・ クイック・スタート
・ 回路図エディタ起動時に行われること
2.2 画面のレイアウト(Screen Layout)
・ トップ・バー(Top Bar)
・ メニュー(Menu)
・ 座標(Coordinates)
・ ルーラー(Ruler)
・ ズーム・ボタン(Zoom buttons)
・ スクロール・バー(Scroll bar)
・ ツール・バー(Tool bar)
2.3 図面設定
・ 図面の設定(Page Setup)
・ タイトル欄の設定 (TableSetup)
・ 図面設定の保存
2.4 回路図の構成
2.5 回路図の視野操作
・ ズーム・エリアの設定
2.6 部品モード
・ 部品の選択
・ 部品の配置
・ 部品配置の解除および部品モードの終了
・ 部品の削除
・ シンボルのオーバーラップ
・ シンボルの検索
・ シンボル・フィルタ
・ シンボルのコピー
・ 抵抗,キャパシタ,インダクタの選択
・ コネクタ
・ アノテーション
・ 部品属性
2.7 接続モード
・ Connectionsツール・ボックス
・ ワイヤーの描画
・ I/O 端子
・ ネット名
・ ネット名の編集
・ ネット名の移動
・ リピート
・ 自動接続
2.8 グラフィック・モード
・ 対象要素の選択
・ シンボルの移動
・ アイテムの削除
・ シンボルの置換
・ シンボル編集
・ 部品パッケージとシンボル属性
・ ピン・パラメータ
2.10 情報(Query)
2.11 回路図エディタとシミュレータ
・ ネットリストの作成
・ ネットリストにおける電源信号
・ シミュレータとのリンク
・ 回路図のシミュレーション
・ テスト・ポイントの設定
・ デバイスの交換
・ イベントのトレース
・ 論理状態の表示
2.12 部品ライブラリ
2.13 バス
・ バス定義
・ バスの接続ルール
・ バスの描画
・ バスの編集
・ バス・プローブ
・ ネットリストにおけるバス
・ オンライン状態のシミュレータでバスを使う
2.14 回路設計の管理
・ 設計の構造
・ マルチシート設計の管理
2.15 回路図エディタ・メニュー・リファレンス
・ Fileメニュー
・ Editメニュー
・ Modeメニュー
・ Optionsメニュー
・ Hierarchyメニュー
・ メニュー
・ Viewメニュー
・ Arrangeメニュー
第3章 SUSIEシミュレータの機能と使い方
3.1 SUSIEシミュレータの使用法
・ シミュレータ・ウィンドウ
・ ウェーブフォーム・ウィンドウ
・ シミュレータ・メイン・メニュー
3.2 設計回路のロード
・ ボード・レベルのネットリスト
・ 空モデル(Missing Models)
・ PLDヒューズ・マップのロード
・ PLDのテスト
・ PLDデバイスの選択
・ JEDECファイルのロード
・ PLDテスト・ベクタのロード
・ メモリ・データのロード
・ メモリの範囲
3.3 テスト・ポイント信号の設定
・ 回路図上でのテスト・ポイント選択
・ シミュレータ上でのテスト・ポイント選択
・ デバイス・ピンの選択
・ バスの定義
・ 信号の移動
・ 接続状態の確認
3.4 テスト・ベクタ
・ バイナリ・カウンタ
・ キーボードによる信号制御
・ グラフィック波形の編集
・ フォーミュラ波形データ
・ フォーミュラ・スティミュレータ
・ 非同期クロック
・ ASCII テスト・ベクタ・ファイル
・ スティミュレータのオーバーライド
3.5 波形スケールの変更
3.6 シミュレーションの実行
・ ショート・ステップ/ロング・ステップ(Short/Long Steps)
・ 回路の初期化
・ セレクティブ・プリセット(Selective Preset)
・ ファンクション・シミュレーション(Functional Simulation)
・ グリッチ・シミュレーション(Glitch Simulation)
・ タイミング・シミュレーション(Timing Simulation)
3.7 シミュレーション結果の解析
・ シンボルと色
・ 波形の解析
・ 時間測定
・ TAGの設定
・ コメントの挿入
・ メモリ・データの編集
3.8 シミュレーション結果のセーブおよびロード
・ デザイン・ファイル(Design File)
・ テスト・ベクタ・ファイル(Test Vector File)
・ ASCIIテスト・ベクタ・ファイル(ASCII Test Vector File)
3.9 エラー
・ タイミング・バイオレーション(Timing Violations)
・ バス衝突(Bus Conflicts)
・ エラー・レポートの作成
3.10 回路条件の変更
・ タイミング・パラメータの変更(Edit Timing Spec.)
・ 部品(ICテクノロジ)の交換(Change Technology)
・ 最小値,最大値によるタイミング解析
・ ライン・ディレイ(Line Delays)
・ 動作温度の設定(Change Generic Values)
・ 受動素子(Passive Components)
3.11 マイルストン(Milestones)
・ マイルストンのロード(Loading Milestones)
・ マイルストンのセーブ(Saving Milestones)
3.12 シミュレーション結果の印刷
・ ページ設定(Page Setup)
・ 印刷設定(Print Setup)
・ 印刷(Print)
3.13 ウィンドウ・レイアウトのセーブ
さいごに
付属 CD-ROM の内容
索引
システム・ライブラリ一覧
第1部のチュートリアルEXAMPLEの目次
まえがき SUSIE-CAD/CQ版Jrについて
第1部 SUSIE-CAD/CQ版Jrの導入とチュートリアル
第1章 SUSIE-CAD/CQ版Jrの導入
1.1 動作環境と制限事項
1.2 インストール
1.3 デザイン・ファイル集のインストール
1.4 論理回路の種類
第2章 回路図エディタ(Schematic Capture)
2.1 設計の準備
2.1.1 新規プロジェクト名の入力
2.1.2 プロジェクト・ライブラリの選択
2.1.3 既存プロジェクトの取り扱い
2.2 部品の選択と配置
2.2.1 回路図エディタ(Schematic Capture)を使う
2.2.2 部品の選択
2.2.3 部品の配置
2.2.4 部品の移動と削除
2.2.5 部品検索のスピード・アップ手法
2.3 配線
2.3.1 手作業による部品間の配線(Manual Wiring)
2.3.2 配線の自動修正
2.3.3 テーブル操作による自動配線(Auto Wiring)
2.3.4 ネット名による接続
2.3.5 端子の設定
2.3.6 電源接続点(Power Pint)
2.3.7 バスの接続
2.4 回路図の修正
2.4.1 DRAGモードによる部品およびワイヤーの移動
2.4.2 MOVEモードによる部品およびワイヤーの移動
2.4.3 部品，ワイヤー，バスの削除
2.4.4 部品の回転
2.4.5 部品情報の追加
2.5 設計の詳細なチェック
第3章 シミュレーション(Logic Simulator)
3.1 シミュレーション可能な信号と制限事項
3.2 回路図(Schematic Capture)でのProbe点(信号処理)の選択
3.3 シミュレータ(Logic Simulator)での Probe点(信号処理)の選択
3.4 テスト・ベクタのProbe点への追加
3.5 Ready-madeテスト・ベクタの利用
3.6 バイナリ・カウンタのクロック周期の設定
3.7 シミュレーション・ステップの設定
3.8 Custom-madeテスト・ベクタの作成と利用
3.9 テスト・ベクタの編集とフォーム名の割り当て
3.10 テスト・ベクタの動的編集
3.11 シミュレータ(Logic Simulator)のその他の機能
3.11.1 タイミング測定
3.11.2 タイミング測定表示のON/OFF
3.11.3 タイミング測定結果の消去
3.11.4 波形表示にコメントを付ける
3.11.5 デバイスの初期設定
3.11.6 部品品種の変更
3.11.7 タイミング・パラメータの変更
3.11.8 マルチ・シミュレーション・ウィンドウ
3.11.9 回路図とシミュレーション結果の保存
第2部 SUSIE-CAD/CQ版Jrによるディジタル回路設計
第1章 ディジタル回路とブール代数
1.1 ブール代数
1.2 ド・モルガンの定理の検証
1.3 ディジタル回路のタイミング
第2章 組合せ回路の設計
2.1 チップ・セレクタの設計
2.2 チップ・セレクタ回路の作成とシミュレーション
2.3 最適化とタイミング・シミュレーション
2.4 インターフェース部の設計
2.5 バス衝突とこの改善
2.6 数値演算回路
2.6.1 加算器
2.6.2 比較器
2.6.3 乗算器
2.6.4 標準ICによる加算と比較
2.7 組合せ回路のまとめ
第3章 順序回路の設計
3.1 順序回路とその種類
3.2 D-FF
3.3 順序回路の解析
3.3.1 状態遷移表とは
3.3.2 状態遷移図とは
3.4 非同期式バイナリ・カウンタ
3.5 同期式バイナリ・カウンタ
3.6 JK-FF
3.7 ハザード
3.8 ジョンソン・カウンタ
3.9 同期クリア
3.10 シフト・レジスタとリング・カウンタ
3.11 MealyマシンとMooreマシンの損失
3.12 シミュレーションと初期化
第4章 ROMシーケンサとFPGA
4.1 ROMシーケンサとは
4.2 P-ROMを用いたカウンタの構成
4.4 ROMシーケンサの応用
4.5 マイクロ・プログラム
4.5 FPGA
第3部 SUSIE-CAD/CQ版Jrリファレンス・マニュアル
第1章 SUSIE-CADのインストールとプロジェクト・マネージャ
1.1 SUSIE-CAD/CQ版Jrのヘルプ・ファイル
1.2 トラブル・シューティング
1.3 SUSIE-CAD/CQ版Jrプログラムの起動
1.4 プロジェクト・マネージャ
・ プロジェクト・マネージャの起動
・ 新規プロジェクトの作成
・ 既存プロジェクトのロード
1.5 プロジェクトの管理
・ プロジェクトの削除
・ プロジェクトのコピー
・ プロジェクトの情報
・ プロジェクトのセーブ
1.6 プロジェクト・ライブラリ
・ ライブラリの追加
第2章 SUSIE回路図エディタ
2.1 SUSIE回路図エディタの起動
・ クイック・スタート
・ 回路図エディタ起動時に行われること
2.2 画面のレイアウト(Screen Layout)
・ トップ・バー(Top Bar)
・ メニュー(Menu)
・ 座標(Coordinates)
・ ルーラー(Ruler)
・ ズーム・ボタン(Zoom buttons)
・ スクロール・バー(Scroll bar)
・ ツール・バー(Tool bar)
2.3 図面設定
・ 図面の設定(Page Setup)
・ タイトル欄の設定 (TableSetup)
・ 図面設定の保存
2.4 回路図の構成
2.5 回路図の視野操作
・ ズーム・エリアの設定
2.6 部品モード
・ 部品の選択
・ 部品の配置
・ 部品配置の解除および部品モードの終了
・ 部品の削除
・ シンボルのオーバーラップ
・ シンボルの検索
・ シンボル・フィルタ
・ シンボルのコピー
・ 抵抗,キャパシタ,インダクタの選択
・ コネクタ
・ アノテーション
・ 部品属性
2.7 接続モード
・ Connectionsツール・ボックス
・ ワイヤーの描画
・ I/O 端子
・ ネット名
・ ネット名の編集
・ ネット名の移動
・ リピート
・ 自動接続
2.8 グラフィック・モード
・ 対象要素の選択
・ シンボルの移動
・ アイテムの削除
・ シンボルの置換
・ シンボル編集
・ 部品パッケージとシンボル属性
・ ピン・パラメータ
2.10 情報(Query)
2.11 回路図エディタとシミュレータ
・ ネットリストの作成
・ ネットリストにおける電源信号
・ シミュレータとのリンク
・ 回路図のシミュレーション
・ テスト・ポイントの設定
・ デバイスの交換
・ イベントのトレース
・ 論理状態の表示
2.12 部品ライブラリ
2.13 バス
・ バス定義
・ バスの接続ルール
・ バスの描画
・ バスの編集
・ バス・プローブ
・ ネットリストにおけるバス
・ オンライン状態のシミュレータでバスを使う
2.14 回路設計の管理
・ 設計の構造
・ マルチシート設計の管理
2.15 回路図エディタ・メニュー・リファレンス
・ Fileメニュー
・ Editメニュー
・ Modeメニュー
・ Optionsメニュー
・ Hierarchyメニュー
・ メニュー
・ Viewメニュー
・ Arrangeメニュー
第3章 SUSIEシミュレータの機能と使い方
3.1 SUSIEシミュレータの使用法
・ シミュレータ・ウィンドウ
・ ウェーブフォーム・ウィンドウ
・ シミュレータ・メイン・メニュー
3.2 設計回路のロード
・ ボード・レベルのネットリスト
・ 空モデル(Missing Models)
・ PLDヒューズ・マップのロード
・ PLDのテスト
・ PLDデバイスの選択
・ JEDECファイルのロード
・ PLDテスト・ベクタのロード
・ メモリ・データのロード
・ メモリの範囲
3.3 テスト・ポイント信号の設定
・ 回路図上でのテスト・ポイント選択
・ シミュレータ上でのテスト・ポイント選択
・ デバイス・ピンの選択
・ バスの定義
・ 信号の移動
・ 接続状態の確認
3.4 テスト・ベクタ
・ バイナリ・カウンタ
・ キーボードによる信号制御
・ グラフィック波形の編集
・ フォーミュラ波形データ
・ フォーミュラ・スティミュレータ
・ 非同期クロック
・ ASCII テスト・ベクタ・ファイル
・ スティミュレータのオーバーライド
3.5 波形スケールの変更
3.6 シミュレーションの実行
・ ショート・ステップ/ロング・ステップ(Short/Long Steps)
・ 回路の初期化
・ セレクティブ・プリセット(Selective Preset)
・ ファンクション・シミュレーション(Functional Simulation)
・ グリッチ・シミュレーション(Glitch Simulation)
・ タイミング・シミュレーション(Timing Simulation)
3.7 シミュレーション結果の解析
・ シンボルと色
・ 波形の解析
・ 時間測定
・ TAGの設定
・ コメントの挿入
・ メモリ・データの編集
3.8 シミュレーション結果のセーブおよびロード
・ デザイン・ファイル(Design File)
・ テスト・ベクタ・ファイル(Test Vector File)
・ ASCIIテスト・ベクタ・ファイル(ASCII Test Vector File)
3.9 エラー
・ タイミング・バイオレーション(Timing Violations)
・ バス衝突(Bus Conflicts)
・ エラー・レポートの作成
3.10 回路条件の変更
・ タイミング・パラメータの変更(Edit Timing Spec.)
・ 部品(ICテクノロジ)の交換(Change Technology)
・ 最小値,最大値によるタイミング解析
・ ライン・ディレイ(Line Delays)
・ 動作温度の設定(Change Generic Values)
・ 受動素子(Passive Components)
3.11 マイルストン(Milestones)
・ マイルストンのロード(Loading Milestones)
・ マイルストンのセーブ(Saving Milestones)
3.12 シミュレーション結果の印刷
・ ページ設定(Page Setup)
・ 印刷設定(Print Setup)
・ 印刷(Print)
3.13 ウィンドウ・レイアウトのセーブ
さいごに
付属 CD-ROM の内容
索引
システム・ライブラリ一覧
第1部のチュートリアルEXAMPLEの目次