「改訂 入門Verilog HDL記述」正誤表

本書に以下の誤りがありました.
内容を訂正し,深くお詫び申し上げます.
--2009年1月1日 改訂 第7版以前の訂正(版によっては訂正済みの箇所もあります) --

2008年12月1日現在


page

誤・変更前

正・変更後

p185
図8.2(a) 右列
common [5:0] common[4:0]
p185
図8.2(b) 信号hz32

(信号hz32は存在しません)
p185
図8.2(b) 中央
swの上にあるビット幅の数字
5 3
p240
リストII.5の14〜19行目
reg [3:0] dout;
always @* begin
   if ( sel )
     dout <= d1;
   else
     dout <= d0;
 reg [3:0] dout_reg;
always @* begin
   if ( sel )
     dout_reg <= d1;
   else
     dout_reg <= d0;
p245
1行目
符号付きの定数では,記述した値が指定したビット幅に満たないとき,符号拡張が 符号付きの定数は,ビット幅の異なる信号への代入や演算において,符号拡張が
p245
図II.1の1行目
8'sb1010 → 1111_1010 4'sb1010 → 1010
p247
リストII.9
最後から2,3行目
 default liblist rtl_lib
 instance sel2to1_test.s2 liblist rtl_2nd_lib
default liblist rtl_lib;
 instance sel2to1_test.s2 liblist rtl_2nd_lib;


「改訂 入門Verilog HDL記述」のページへ戻る

CQ出版社のトップページへ戻る


Copyright 1997-2017 CQ Publishing Co.,Ltd.

sales@cqpub.co.jp