「VHDLとCPLDによるロジック設計入門」の
訂正とお詫び
本書において下記の誤りがございました．ここに訂正いたしますとともに謹んでお詫び申し上げます．
（作成：2005年11月18日）
■初版の訂正
●第3章 VHDLの基礎知識
p.39 本文↑7行目：「ループ変数は信号では…」から「…信号に代入することもできません．」までの2行を下記に差し替え：
「
ループ変数は信号ではありませんので，signal宣言は要りません．ループ変数はsignalではなくてvariableというオブジェクト・クラスになります．また，データ・タイプはintegerになります．variableとオブジェクト・クラスに関しては，第9章の「9.1 データ・オブジェクト」で解説しています．
通常，ループ変数を信号に代入することはありません．variableをsignalに代入することは文法エラーではありませんが，変数代入と信号代入はコンパイラの処理が異なりますので，注意が必要です．詳しい解説は第10章の「10.12 信号代入と変数代入の違い」を参照してください．ひとまずここでは，ループ変数を入出力信号や内部信号にそのまま代入しないように注意することだけ覚えておいてください．
」
●第11章 シミュレーションのためのテスト・ベンチの記述
p.280 図11.16：矢印が175nsを指しているが，正しくは155nsを指す．
■ISE WebPACK 7.1の不具合について
[重要]
本書の記述はISE WebPACK 6.3に基づいていますが，現在の最新版はISE WebPACK 7.1です．初期のISE WebPACK 7.1は，CPLDサポートに関して問題があるため，デバイスへ正常にダウンロードできても動作しません．少なくともサービス・パック2（SP2）以上にアップデートする必要があります．詳しくは
こちら
をご参照ください．
「VHDLとCPLDによるロジック設計入門」のページへ戻る
CQ出版社のトップページへ戻る
Copyright 1997-2005 CQ Publishing Co.,Ltd.
sales@cqpub.co.jp