17
24
20
16
23
18
25
21
19
22
論理シミュレータModelSim-Alteraを単体で使う方法 317
●はじめに
前章までの座学だけでは,実際にどのようにRTL
記述を書いていけばよいのかわかりにくいかもしれま
せん.そのため本章では具体的に動作するRTL記述
を紹介し,実際に論理シミュレーションして動作確認
してみます.本章の内容が理解できれば,さらに複雑
な論理機能も自由に設計することができるようになる
でしょう.
●サンプル・ファイルをインストール
まず,付属のDVD-ROMに格納したサンプル・ファ
イルをインストールしてください.Cドライブの最上
位階層にディレクトリ「C:¥CQ-MAX10」を作成して,
DVD-ROMのトップ階層以下の「¥CQ-MAX10¥
Verilog_Samples」を,その「C:¥CQ-MAX10」以下に
コピーしてください.
ディレクトリ「Verilog_Samples」が,「C:¥CQ-
MAX10¥Verilog_Samples」の位置にあればOKです.
本書の解説では,この位置にサンプル・ファイル類が
置かれていることを前提としています.
論理シミュレータModelSim-Altera
を単体で使う方法
●論理シミュレータModelSim-Alteraを単体で
使う
前章までは,ModelSim-AlteraをQuartus Prime
やNios II EDSから起動する方法を説明しました.本
章ではModelSim-Alteraを単体で使う方法について
説明します.
●設計ファイルのディレクトリ階層構造
論理シミュレーション対象の設計ファイルのディレ
クトリ階層構造を統一化しておくと,同じシミュレー
ション環境を使い回せるので便利です.本稿で使う設
計サンプルのディレクトリ階層構造を図1に示しま
す.各ファイルの内容などは,個々のサンプルのとこ
ろで説明します.
●立ち上げとプロジェクト作成
本稿のサンプルを論理シミュレーションする場合の
ModelSimの使い方を図2に示します.
図2(a)のようにModelSim単体を起動して,図2
(b),図2(c)のように新規プロジェクトを作成しま
す.サンプル・ファイルをそのまま使う場合は,プロ
ジェクト・ファイルをオープンしてください.
●プロジェクトにファイルを登録
図2(d)〜(h)に示す方法でプロジェクトに関連ファ
イルを登録します.独自の論理設計を行う場合は,新
規の空ファイルを登録してください.サンプル・ファ
イルをそのまま使う場合は,既存ファイルの登録を
行ってください.
●ファイルを編集
図2(i)に示すように各ファイルを編集してセーブ
します.実行スクリプトなどにディレクトリの相対パ
スを記述する場合は,カレント・ディレクトリ(相対
本書付属DVD-ROM収録関連データ
DVD-ROM格納場所
内 容
備 考
CQ-MAX10¥Verilog_Samples¥simple_register
レジスタの設計ファイル一式
ModelSim-Altera用,Icarus Verilog用
がそれぞれ格納されている
CQ-MAX10¥Verilog_Samples¥simple_counter
カウンタの設計ファイル一式
CQ-MAX10¥Verilog_Samples¥simple_debouncer
チャタリング除去回路の設計
ファイル一式
CQ-MAX10¥Verilog_Samples¥simple_statemachineステート・マシンの設計ファ
イル一式
CQ-MAX10¥Verilog_Samples¥simple_cpu
簡易型8ビットCPUの設計フ
ァイル一式
第
18
章
単純なレジスタの動作からCPUまで,
実際の設計と論理シミュレーションにトライ
論理設計の具体例とシミュレーション
※ 本稿は,
『ARM PSoCで作るMyスペシャル・マイコン(開発編)』
(2014年1月,CQ出版社)の第21章「論理設計の具体例とシミュレー
ション」の内容に大幅加筆したものです.