

第5章

ARM7コア搭載CPUのためのGCC&GDB環境

ARM対応クロス開発環境の構築とその使い方

本稿も第3章と同様に、CPU固有の部分に焦点を絞って解説する。ここではARMアーキテクチャについて解説した後、ARM用のスタートアップ・ルーチンやリンカ・スクリプトの書き方、ADuC7026用のGDBスタブの移植事例について解説する。
(編集部)

山際 伸一

本稿では第3章と同じ構成で、ターゲットCPUとしてARMを取り上げ、GNUツールを使った組み込みプログラム開発手法と、GDBによるデバッグ環境の構築方法について説明していきます。

1. ARMを理解する

ARMアーキテクチャ

ARMアーキテクチャにはいくつか種類が存在しますが、ここではもっとも基本的なコアであるARM7TDMIについて取り上げます。

1) プロセッサ概要

ARMはリトル・エンディアンのパイプライン・プロセッサですが、遅延スロットを持ちません。CPUの実行モードとしてARMステートとThumbステートと呼ばれる二つのモードがあり、それぞれ使用される命令セットが異なります。ARMステートでは32ビット長の命令セットが、Thumbステートでは16ビット長の命令セットが用いられます。BXまたはBLX命令を用いることでThumbステートとARMステートのそれぞれに移行することが可能です。これらの命令にはCPSRレジスタのTビットをそのオペランドのアドレス即値、またはレジスタの内容の最下位ビットに設定することで、異なる動作モードへの移行が可能になっています。

2) レジスタ

ARMのレジスタを図1に示します。汎用レ

ジスタについては、それぞれの使用方法が規定されています。GNUツールではこれらのレジスタの定義に加えて、C言語関数の引き数と戻り値のための仕様を追加しています。

また、ARMでは、いくつかのレジスタが例外ごとに重複して用意されており、それぞれの例外が発生した場合、専用のレジスタが用いられます。

3) 命令セット

表1にARMの命令セット一覧を示します。ARMには複数のレジスタの書き込み、そして読み出しが可能なSTM、




図1 ARMレジスタ一覧

表1 ARM命令セット

二モニック	構文	意味	動作
AND	AND{cond}{S} Rd, Rn, Op2	論理積	$Rd=Rn \text{ AND } Op2$
EOR	EOR{cond}{S} Rd, Rn, Op2	排他的論理和	$Rd=Rn \text{ EOR } Op2$
ORR	ORR{cond}{S} Rd, Rn, Op2	論理和	$Rd=Rn \text{ OR } Op2$
BIC	BIC{cond}{S} Rd, Rn, Op2	ビット・クリア	$Rd=Rn \text{ AND not}(Op2)$
ADD	ADD{cond}{S} Rd, Rn, Op2	加算	$Rd=Rn+Op2$
ADC	ADC{cond}{S} Rd, Rn, Op2	キャリ付き加算	$Rd=Rn+Op2+C$
SUB	SUB{cond}{S} Rd, Rn, Op2	減算	$Rd=Rn - Op2$
RSB	RSB{cond}{S} Rd, Rn, Op2	逆減算	$Rd=Op2 - Rn$
SBC	SBC{cond}{S} Rd, Rn, Op2	キャリ付き減算	$Rd=Rn - Op2 - \text{not}(C)$
RSC	RSC{cond}{S} Rd, Rn, Op2	キャリ付き逆減算	$Rd=Op2 - Rn - \text{not}(C)$
TST	TST{cond} Rn, Op2	テスト	Flag $\leq Rn \text{ AND } Op2$
TEQ	TEQ{cond} Rn, Op2	等価テスト	Flag $\leq Rn \text{ EOR } Op2$
CMP	CMP{cond} Rn, Op2	比較	Flag $\leq Rn - Op2$
CMN	CMN{cond} Rd, Op2	否定比較	Flag $\leq Rn+Op2$
MOV	MOV{cond}{S} Rd, Op2	移動	$Rd=Op2$

Rd : デスティネーション・レジスタ
Rn : 第1ソース・レジスタ

"<="はフラグの更新を意味する
"C"は条件フラグのキャリ・フラグ

(a) データ処理命令

二モニック	構文	意味	動作
MUL	MUL{cond}{S} Rd, Rm, Rs	32ビット積算	$Rd=(Rm * Rs) [31:0]$
MLA	MLA{cond}{S} Rd, Rm, Rs, Rn	32ビット積和算	$Rd=(Rm * Rs+Rn) [31:0]$
UMULL	UMULL{cond}{S} RdLo, RdHi, Rm, Rs	符号なし64ビット積算	Rd/Hi : $Rd/Lo=Rm * Rs$
UMLAL	UMLAL{cond}{S} RdLo, RdHi, Rm, Rs	符号なし64ビット積和算	Rd/Hi : $Rd/Lo=Rd/Hi + Rm * Rs$
SMULL	SMULL{cond}{S} RdLo, RdHi, Rm, Rs	符号あり64ビット積算	Rd/Hi : $Rd/Lo=Rm * Rs$

Rd : デスティネーション・レジスタ

Rm : 被乗数レジスタ(32ビット) Rs : 乗数レジスタ(32ビット)

Rd/Hi : デスティネーション・レジスタ(上位32ビット)

Rn : 積に加算する値

Rd/Lo : デスティネーション・レジスタ(下位32ビット)

(b) 乗算命令

二モニック	構文	意味
LDR	LDR{cond} Rd, addr_mode	ワード・ロード
LDRB	LDR{cond}B Rd, addr_mode	バイト・ロード
LDRT	LDR{cond}T Rd, addr_mode	ユーザ・モード, 特権ワード・ロード
LDRBT	LDR{cond}BT Rd, addr_mode	ユーザ・モード, 特権バイト・ロード
STR	STR{cond} Rd, addr_mode	ワード・ストア
STRB	STR{cond}B Rd, addr_mode	バイト・ストア
STRT	STR{cond}T Rd, addr_mode	ユーザ・モード, 特権ワード・ストア

Rd : デスティネーション・レジスタ

addr_mode : アドレッシング・モード

(c) ワードおよび符号なしバイト転送命令

二モニック	構文	意味
LDRH	LDR{cond}H Rd, addr_mode	ハーフワード・ロード
LDRSH	LDR{cond}SH Rd, addr_mode	符号付きハーフワード・ロード
LDRSB	LDR{cond}SB Rd, addr_mode	符号付きバイト・ロード

Rd : デスティネーション・レジスタ

addr_mode : アドレッシング・モード

(d) ハーフワードおよび符号付きバイト転送命令