CPLD/FPGAを使いたおす
特集 作りながら学ぶ システム構築術入門
数10万ゲートを超える規模のプログラマブルデバイスが手軽に使えるようになってきた現在,実装できる機能が膨大になり,開発効率の低下や開発期間の長期化など,従来どおりの設計手法では間に合わなくなってきた.
本特集では,大規模化したCPLDやFPGAなどのプログラマブルデバイスを使いこなすために,HDLを活用したシステム設計技法について解説する.また,実践編として,FLEX10KE評価キット,そしてSpartan-?評価キットの使い方を,ソフトウェアのインストール方法から論理合成の仕方,配置配線,デバイスへのダウンロードまでを徹底解説する.
さらに,システム構築の実例として,同一仕様のアラーム機能付きディジタル時計を,すべてHDLで記述する方法と,CPUコアIP+ソフトウェアを使う方法,それぞれ二つの方法で開発する.製作したディジタル時計の設計データは本誌付属CD-ROM InterGIga No.24に収録しているので,両方の設計をさまざまな点から比較することができる.
Prologue
システム設計のアプローチ 田原迫仁治
1 システム開発における必須知識
CPLD/FPGAの基礎 宮崎 仁
2 FLEX10KE評価キットとSpartan-II評価キットを活用しよう!
CPLD/FPGA評価キットの特徴と開発ツールのセットアップ方法 井倉将実
3 論理合成ツールと配置配線ツールの操作方法
CPLD/FPGA開発ツールの使い方 井倉将実
4 Verilog-HDLによりシステムを記述する
HDL記述によるアラーム機能付きディジタル時計の設計/製作 村瀬 浩
5 FPGAでCPUを動かしてみる
CPUコアIPを使ったアラーム機能付きディジタル時計の設計/製作 田中良平/山口耕作
|