同期式設計においてクロックの伝搬遅延時間の差，配線容量などの理由により発生するタイミングずれ．