データおよびクロックの二つの入力をもち，クロック入力の有為なエッジ時に入力されているデータの値を状態として取り込み，クロック入力に有為なエッジがあるまで，状態を保持する回路．