用語検索



Verilog-HDL (Verilog Hardware Description Language)

 米国Cadence Design System社により開発されたシミュレーション用言語から標準化されたHDL.
 米国のASICベンダが標準としてサポートしている場合が多い.


用語検索インデックスへ戻 る  用語検索のトップに戻る   Copyright 1997-2000 トランジスタ技術編集部