

FPGA開発手順

冨田かおり

XACT step6.0は回路図入力,論理記述 入力などから出力されるネットリストを ザイリンクス社のFPGA(フィールド・プ ログラマブル・ゲートアレイ)あるいは EPLD(イレーザブル・プログラマブル・ ロジック・デバイス)のコンフィグレーシ ョン・データに変換する部分をサポート するソフトウェアです.

XACTstep 6.0の概要

XACTstep6.0は以下の六つのツールから構成されます。

- ・デザイン・マネージャ
- ・フロー・エンジン
- ・フロア・プランナ
- ・タイミング・アナライザ
- ・ハードウェア・デバッガ

・PROMフォーマッタ

XACT step 6.0 でサポートされる予定の デバイスと動作環境は以下の通りです. サポートされるデバイスはFPGAの XC2000, XC3000A, XC3100A, XC4000, XC5000ファミリとEPLDのXC7000ファ ミリです.動作環境はWindowsでHPや SUNなどのワークステーション版も予定 されています.

XACTstep 6.0**のツール群**

それではXACTstep6.0の六つのツール について解説します.

デザイン・マネージャ

インストールが終了すると,図1に示 すようにXACTstep 6.0グループ・アイコ



〔図1〕 XILINXグループ・アイコンとツール群

ン内にデザイン・マネージャのアイコン が作成されます.

作業を始める場合,まずデザイン・マ ネージャを起動します.

デザイン・マネージャで使用する各ツ ールは図2に示すデザイン・マネージャ・ ウィンドウのToolsフィールドにあるアイ コンをクリックすることで起動できます.

設計をスタートするには,まずプロジ ェクト設定のコマンドを実行し,ワーク・ ディレクトリをプロジェクトとして登録 することで,繰り返し設計やデバイスの リターゲット設計の場合の設計バージョ ンを管理できます.

また,LCA(ロジック・セル・アレイ)に ロジックを分割/配置/配線する際の環境 設定が簡単に行え,あらかじめ任意の設 定でテンプレート・ファイルを作成して 使用することもできます.

テンプレート・ファイルは,分割/配置 /配線に関するものとコンフィグレーショ ン・データを作成する際のコンフィグレ ーションに関するものの二つがあり,ど ちらのテンプレート・ファイルもウィン ドウで簡単に作成できます.

フロー・エンジン

図3がフロー・エンジンの画面です.開 発フローがわかりやすいようにインジケ ータ付きのグラフィック表示になってい ます.環境設定を行うことで,グラフィ ック表示の部分をフラッシュさせて開発 フローの実行経過を視覚的に見ることが できます.

フロー・エンジンは,回路図入力ある いは論理入力で作成したネットリスト・ フォーマットから,LCAに分割/配置/配 線されたあとのLCAファイルやBitstream で作られたコンフィグレーション・デー タのBITファイル,そしてタイミング情 報を作成します.

図3に示すようにStopAfterで選択する ことによって開発フローを途中で止める ことができます.たとえば,Routeを選択 するとBitstreamの前にSTOPマークが表 示され,RUNをクリックすると配線が完 了した時点で停止します.ただし,開発 フローの実行中にエラーが発生したとき にも途中で停止します.

このほか配置/配線プログラムには希望 タイミングをタイム・スペック・シンボ ルやオプションで設定できるXACTパフ ォーマンス機能がサポートされています.

フロア・プランナ

回路設計後のロジックからLCAへの分



[図2] デザイン・マネージャ・ウィンドウ

割/配置作業のすべてをフロー・エンジ ンに任せることもできますが , 分割/配 置に対してユーザーのフロア・プランを 反映させたいときにフロア・プランナを 使用します .

図4にフロア・プランナの画面を示しま す. 左のデザイン・ウィンドウにはデザ インの階層構造がグラフィック表示され, 右のフロア・プラン・ウィンドウにはデ バイス内部の配置図が表示されています.

フロア・プランナは配置/配線の前後に 使用し,高速なタイミングが要求される ロジックや領域をグループ化しておくこ とで,他の関係のないロジックと分けて



〔図3〕フロー・エンジン