

特集

だれでもLSIが作れる時代が到来 デスクトップ ASIC開発のすべて

Windowsで動く低価格な設計ツールが充実し、机上のPCだけでASIC設計ができるようになりました。今回の特集では、HDL記述と論理合成ツールを使ったASIC設計の実際を紹介します。VHDL、Verilog-HDL、ABEL-HDLのそれぞれの設計言語ごとに、設計の流れに沿いながら解説します。

CONTENTS

第1章	ASIC開発手順の実際	52
	島海佳孝	
第2章	FPGAユーザがHDL設計へ移行するときに 直面する新たな課題	62
	William Eatherton	
第3章	1タイムFPGAを用いたイメージ入力ボードの設計 Verilog-HDLによる設計例	70
	藤代行康	
第4章	ispLSIによるブラックジャック・マシンの開発 ABEL-HDLによる設計例	77
	松本良雄	
第5章	低価格EDAツールとVHDL言語での開発 ライツアウト・ゲームを例に	84
	向井輝男	