

今日,パソコンをはじめとするディジ タル機器のクロック周波数は目を見張る ような速度で高くなっています.このよ うな高い周波数をもつ信号を長い配線長 のプリント基板上で処理するにはどうす ればよいかを解説することにしましょう.

高速化に取り残される 基板設計技術

高速データ処理が行えるCPU内部 まず,コンピュータ内部がどのように なっているのか調べてみましょう.

図1はIntel社のPentiumの基本構造の 概要です.心臓部であるALU(数値演算 ユニット)が2個,それぞれ32ビットのバ スに並列につながり,レジスタからデー タをフェッチし,最高200MHzのクロッ ク周波数で演算しています.

したがって,図1に示すように,ALU は1秒間に1.6Gバイトの処理ができるこ とになります.すなわち,これがPentium の最大処理能力となります.この速度で データをレジスタからフェッチしないと その能力が発揮できません.そこに接続 されている配線は,この速度で信号を伝 える能力がなければなりませんが,ICチ ップ上ならばそれが可能です.

外部バスのデータ転送は遅い

一方,外部にあるメモリや入出力回路 とPentiumチップの間は遠く離れている ため,高速な周波数で走らせることがで きず,今のところクロックは最大でも 66MHzとなっています. メモリの動作周波数とバス幅の積を 「バンド幅」といいます.外部バスのバ ンド幅をこの周波数レートで計算すると 図1に示すように,連続してデータを取 り出す最高速のモードで528Mバイト/s となります.これはCPUの能力のわず か1/3しかデータが流せない値です.こ れではCPU本来の能力がまったく発揮 できないことになります. 拡大するCPUの要求バンド幅 一方, CPUの要求バンド幅は今後も さらに拡大し続けるであろうことが予想 されています.

このようすを示すと図2のようになり ます.この図に示すように,バンド幅は 2000年には高速のCPUチップで1,000,000 Mバイト/s,すなわち,1T(テラ)バイ ト/sになるであろうといわれています.



パソコン用に使用されるCPUチップで も100,000Mバイト/sすなわち100Gバイ ト/sになるはずです.これは現状の値よ りさらに50倍も増大することが予想され る値です.

追いつけない外部メモリ

これに対し,回路基板上では配線の高 速化への対応ができず,前述のように基 板上でのバスの周波数は66MHzのまま で,半導体メモリもこの周波数に合わせ ています.

Intelは1999年にはバンド幅が1.5Gバ イト/sになるようシステム・メーカに要 求しています.これでも図2のようにだ んだんとCPUとの実力の差が開いてい きますが,デバイス自体の高速化の努力 は続けられています.

立ちおくれる基板の配線技術

CPUをはじめデバイスの高速化の努力が行われているなかで,プリント基板上の配線については高速にするという努力がほとんど見られません.

なぜ,このようなことになっているの でしょうか.おそらく,ディジタル回路 ばかりを設計してきた人は,電磁気学が 関与する高速伝送工学に弱いからではな いでしょうか.

基板上での伝送特性の実験

伝送特性の実験の概要

筆者の研究室で,プリント基板上の伝 送特性を実験⁽⁷⁾した結果を示します.図 3にこの実験に使用した基板の種類を示 します.10cmの長さの信号配線の前後に 高速CMOSロジッグ(SN74LVC245DB:



図3 実験に用いた各基板のパタンとその断面図

Octal Bus Transceiver)のドライバとレ シーバを付け、信号波形を見たものです⁽⁷⁾.

各基板の構造

タイプAは信号線の隣に電源線とグラ ウンド線をペアに配置した1層(片面)の ガラス・エポキシ基板(FR-4)です.300 µmのライン/スペース間隔で導箔の厚 みは35µmです.

タイプBとタイプCは4層基板で信号配 線の下にベタのグラウンドと電源を配置 したものです.Bは信号のすぐ下にグラ ウンド,さらにその下に電源を配置し, Cはその逆としました.層間絶縁膜の厚 みは300µmです.層間にベタの電源や グラウンドを入れることは高速な配線基 板の設計の常識となっているため,この 効果を確認することが目的です.

タイプDはグラウンド線と電源線をや や離れたところに配置する一方,そのソ ースとシンクはドライバ側に配置し,い わゆるスタブ配線(Stub配線:行き止ま り配線)としたものです.これは信号の リターンのない配線であり,高速信号の 伝送のことをまったく考慮しない基板の 配線といえます.

単純な単層ペア配線基板が最良の結果 この実験の測定系を図4に,印加パル スの波形を図5に,使用した高速CMOS ロジックの仕様を表1に示します.図6 のパルス立ち上がり時間は1ns,CMOS ドライバの立ち上がりは測定から2ns以 下であり,これは166MHzのパルス伝送 特性を考慮した実験となります.

実験結果のドライバ側の波形とレシー バ側の波形を示すと図6のようになりま す.これらの波形はほとんど同じように 見えますが,オシロスコープ内の測定機 能で立ち上がり特性,立ち下がり特性お よび遅延時間を見ると,図7のようにな ります.この図に示すように実験結果に 明らかな差が見られます.

図より単層ペア配線のタイプAが高速 信号に対して最良の結果が得られること がわかります.なぜベタ・アース基板の タイプB,Cが最良とならなかったので