|初心者のためのテストベンチ記述テクニック②

DLAVeriogEFD

鳥海佳孝,田原迫仁冶,橫溝憲治

本連載の第1回(本誌 2000 年8 月号, pp.66-78 に掲載) では、「テストベンチとはなにか」、そして「HDLによるLSI 設計におけるテストベンチの重要性」を簡単に説明しました. 今回はもう一歩踏み込んで、実際に検証を行う上で必要とな る考え方を紹介してみようと思います. なお本記事で紹介す る記述はModelSim, VeriLogger Pro などで動作を確認 しています.

1. VHDL テストベンチの記述法(基礎編)~承前~

――検証結果をモニタに表示する方法

前回は、assert FALSE report STRING severity LEVEL の使い方まで解説しましたが、今回はこの続きから始めます。 復習のため、もう一度簡単に説明しておきましょう。 VHDL におけるモニタ上へのメッセージ出力には、

- assert ... report 文を用いること
- VHDL93 では report 文を直接利用できること などを解説しました.

〔リスト1〕std_logic_vector から string への変換 (VHDL)

```
function stdv2str(vec:std_logic_vector) return string is
    variable str: string(vec'left+1 downto 1);
                                                               (2)
    begin
    for i in vec'reverse range loop
                                                               (3)
        if(vec(i)='U') then
                                                               (4)
            str(i+1):='U';
        elsif(vec(i)='X') then
            str(i+1):='X';
        elsif(vec(i)='0') then
            str(i+1):='0';
        elsif(vec(i)='1') then
            str(i+1):='1':
        elsif(vec(i)='Z') then
            str(i+1):='Z';
        elsif(vec(i)='W') then
            str(i+1):='W';
        elsif(vec(i)='L') then
            str(i+1):='L';
        elsif(vec(i)='H') then
            str(i+1):='H';
            str(i+1):='-';
        end if:
    end loop;
                                                               (5)
                                                               6
    return str:
end:
```

さて、report 文に続くテキストの文字列は" "で囲んで出 力しますが、string タイプしか扱えないのがreport 文の最 大の欠点です。 実際には、 シミュレーション中の信号の状態 など、さまざまなデータ・タイプ (sdt logic など) の情報を モニタに表示させたいのが、一般的だと思います。

● std logic (vector) のモニタ表示

ここでは、データ・タイプstd logic vectorやstd logic を例に、モニタに出力する方法を解説します。 report 文がstring データ・タイプしか扱えないわけですから、方 法としてはstd logic vectorやstd logicをstringデ ータ・タイプに変換した後、report 文に渡すことが考えられ ます. これには、サブプログラムのfunction文を使います. リスト1を見てください.

①から、function名がstdv2str、入力パラメータがvec であることがわかります。また、データ・タイプは std logic vectorで、戻り値がstringになります。

②では、変数 str を宣言し、データ・タイプ string と範 囲を指定しています. vec'left+1ですが、アトリビュート を用いて、std_logic_vector の範囲に関係なく function 文が使えるように、std logic vectorの左の値と連動さ せています。また、ここで+1しているのは、stringの範囲 として0が使えないためです。downto 0とは書けないので、 string の左値にも右値にも+1しています.

③では、ベクタの長さの分だけ処理をループさせます。 'reverse range というアトリビュートで1 to vec'left+1 の順になっていることに注意してください。

④以降のif文で、std logic(vector)がとりうる値を すべて、キャラクタに置き換えます。⑤でループを閉じ、⑥ で戻り値を与えて終わりです。これで、std_logic_vector からstringへの変換が可能になります.

さて、では実際に、このサブプログラムでデータ・タイプ std_logic_vector を表示してみましょう. サブプログラム を使う方法は、2通りあります。一つはarchitecture文の architecture とbeginの間に記述する方法,もう一つは

「リスト2〕変換のサブプログラムをarchitecture 内に記述した例(VHDL)

```
library IEEE;
                                                --- function ----
use
        IEEE.std_logic_1164.all ;
                                                function stdv2str(vec:std_logic_vector)
                                                                                                begin
        IEEE.std_logic_unsigned.all ;
                                                                           return string is
                                                                                                    U0: SFTRG port map (CLK=>CLK_I, RST=>
                                                 variable str: string(vec'left+1 downto 1):
                                                                                                                RST I, SEL=>'1', S=>S I,
entity SFTRG TEST is
                                                   begin
                                                                                                                P=>P T. O=>O O):
end SFTRG TEST:
                                                    for i in vec'reverse range loop
                                                       if (vec(i)='U') then
                                                                                                    process begin
architecture SIM1 of SFTRG TEST is
                                                            str(i+1):='U':
                                                                                                        CLK T <= '1':
                                                        elsif(vec(i)='X') then
                                                                                                        wait for CLK_CYCLE/2;
component SFTRG
                                                            str(i+1):='X':
                                                                                                        CLK T <= '0':
 port (
                                                        elsif(vec(i)='0') then
                                                                                                        wait for CLK CYCLE/2;
   CLK : in std_logic;
                                                            str(i+1):='0';
                                                                                                    end process:
   RST : in std_logic;
                                                        elsif(vec(i)='1') then
                                                                                                    process
   SEL : in std logic:
                                                           str(i+1):='1':
                                                                                                    begin
  S: in std_logic;
P: in std_logic_vector(3 downto 0);
                                                        elsif(vec(i)='Z') then
                                                                                                    wait for 100 ns:
                                                            str(i+1) := 'Z';
                                                                                                    assert FALSE --VHDL87
   Q : out std_logic_vector(3 downto 0)
                                                        elsif(vec(i)='W') then
                                                                                                       report "P_I=" & stdv2str(P_I)
                                                            str(i+1):='W';
                                                                                                                          severity NOTE: (7)
       );
                                                                                                    assert FALSE -- VHDL87
                                                        elsif(vec(i)='L') then
end component;
                                                            str(i+1):='L';
                                                                                                       report "Finished." severity NOTE;
constant CLK_CYCLE : time := 100 ns;
                                                        elsif(vec(i)='H') then
                                                                                                    wait:
signal CLK_I : std_logic;
                                                           str(i+1):='H';
                                                                                                    end process;
signal RST I : std logic:='1';
                                                                                                end SIM1:
                                                        else
signal SEL_I : std_logic:='0';
                                                           str(i+1):='-';
                                                                                                configuration CFG SFTRG TEST of SFTRG TEST is
signal S_I : std_logic:='1';
                                                        end if:
                                                                                                    for STM1
signal P_I : std_logic_vector(3 downto 0):
                                                    end loop:
                                                                                                    end for:
                                   ="1111":
                                                    return str:
                                                                                                end CFG_SFTRG_TEST;
signal 0 0 : std logic vector(3 downto 0):
                                               end:
```

〔リスト3〕変換のサブプログラムをpackage文で記述した例(VHDL)

```
library IEEE;
                                                                                      str(i+1):='Z';
        IEEE.std_logic_1164.all ;
                                                                                  elsif(vec(i)='W') then
1150
                                                                                      str(i+1):='W'
package PCNV is
                                                                                  elsif(vec(i)='L') then
    function stdv2str(vec:std_logic_vector) return string;
                                                                                      str(i+1):='L';
                                                                                  elsif(vec(i)='H') then
end PCNV:
package body PCNV is
                                                                                     str(i+1):='H';
    -- std_logic_vector to string
    function stdv2str(vec:std_logic_vector) return string is
                                                                                      str(i+1):='-';
        variable str: string(vec'left+1 downto 1);
                                                                                  end if:
                                                                              end loop:
        begin
            for i in vec'reverse_range loop
                                                                              return str;
               if(vec(i)='U') then
                                                                          end:
                str(i+1):='U';
                                                                      end PCNV:
            elsif(vec(i)='X') then
               str(i+1):='X':
                                                                        テストベンチ側へのライブラリ宣言の追加
            elsif(vec(i)='0') then
                str(i+1):='0';
                                                                      library IEEE;
            elsif(vec(i)='1') then
                                                                      use
                                                                             IEEE.std_logic_1164.all ;
               str(i+1):='1';
                                                                      use
                                                                              IEEE.std logic unsigned.all :
            elsif(vec(i)='Z') then
                                                                      use
                                                                              WORK.PCNV.all:
                                                                                                                                     (9)
```

package 文に記述する方法です。前者は、当然のことなが ら、同一のarchitecture内でしか使うことができません。 リスト2に architecture 内に記述した例, リスト3に package 文で記述した例を示します.

リスト2のなかでは、⑦のreport 文でfunction を使用 し, std logic vectorの信号PIの値を表示しています. リスト2を実行したときの出力例は、以下のようになります.

```
# ** Note: P_I=1111
```

リスト3は package 文を使用した例です。 ⑧でサブプログ ラムを宣言し、package body のなかにfunction 文を記述 します. ⑨では、WORK libに置いたパッケージPCNVを使用 することを宣言しています。この場合、リスト2と違って、 ⑨の宣言を記述することによって、どのarchitecture内で

も stdv2str function を使用することができます。 リスト4 にstd_logic の function の例をあげておきます.

ただし、このようなめんどうなことをしなければならないの はVHDL87の場合です。VHDL93では、'IMAGE, 'VALUE という新しいアトリビュートが用意されています。 構文は、 以下のようになります.

```
T'IMAGE(X)
                  T: Data Type
                  X: Value of Expression
```

たとえば.

```
report std_logic'IMAGE(信号名);
report Time'IMAGE(NOW);
```