QPSK変調を利用した 送信機の設計

ここでは、ソフトウェア無線機の送信機の設計について解説す る.変復調にはQPSK (quadrature phase shift keying) を用いる.QPSK送信機を作るために、PN符号生成器やフィ ルタなどの機能ごとに三つのブロックに分け、HDL化した. また、それぞれのブロックごとの評価やシステム・レベルの評 価を行うためのツールの使用方法についても説明する.なお、 ここで紹介した設計データは、本誌2005年1月号の付属 FPGA基板上で動作させることができる.(編集部)

ここでは,第2章で述べた変復調方式の基礎をもとに, FPGAを用いたソフトウェア無線機を設計します.本稿で は,とくにQPSK変調を用いた送信機を実現するための FPGA設計,および基本的なツールの使用方法などを解説 します.なお,ここではシステム・レベルのシミュレーシ ョンとHDL(hardware description language)レベルのシ ミュレーションを共存させるため,以下のツールを使用し

第3章

- 注2: System Generator for DSPとISE Foundationの評価版は,本誌付属 のDVD-ROMに収録されている.なお,筆者らは今回,論理合成,配 置配線用ツールとしてISE WebPACK 6.3iを使用した.
- 注3: Version 5.8bで動作を確認した.なお, ModelSim XEは,本誌付属の DVD-ROMに収録されているISE Foundationの評価版に含まれている.

ます.また,HDLの記述には,適当なテキスト・エディタ を用いました.

原田博司、横山明久

- システム・レベル・シミュレーション用ツール
 MATLAB^{注1}/Simulink(米国The MathWorks社製)
 System Generator for DSP(米国Xilinx社製)^{注2}
- HDLシミュレーション用ツール
 ModelSim^{注3}(米国Mentor Graphics社製)
- ・論理合成,配置配線用ツール
 ISE(Xilinx社製)<sup>注2
 </sup>

信号処理シミュレータとHDLシミュレータの

協調シミュレーションで動作を確認

設計の流れは次のとおりです.

- 1) 変調器の全体の構成を考えて,それをブロック化する
- 2) それぞれのブロックについて, HDLでソース・コード を記述する
- 3) そのソース・コードをSimulinkへロードする(System Generator for DSPが有するBlackbox機能を用いる)
- 4) ソース・コードを評価するためのモジュールをSimulink 上で用意する
- 5) SimulinkとModelSimを協調させてシミュレーション(コシミュレーション)を行う
- 6) 必要であれば, ほかのソース・コードを追加して,3)

図1 設計する送信機の構成図

本特集で設計するQPSK変調処理システムの内 部構成を示している.PN系列を生成する入力 信号生成器,IQ信号を生成するQPSKマッパ, 帯域制限処理を行うナイキスト・フィルタから 構成される.



注1: Version R13で動作を確認した。



からの動作を繰り返す

7) すべて終了した後に, FPGA に対する論理合成, 配置 配線用のプロジェクト・ファイルを作成する



では, QPSK 変調を利用した送信機を設計していきます.

● 三つのブロックでシステムを構成する

まず,全体のブロック構成ですが,大きく分けると次の 3種類のブロックからなります(図1).

1)QPSK_INPUTGENプロック

2) QPSK_MAPPER プロック

3) NQTFILTER **プロック**

1)によって, QPSKの変調器に対する入力信号を生成し ます.ここでは疑似ランダム系列であるPN(pseudo noise) 符号からなるランダム・データを作ることにします.入力 はクロックclkとリセット信号reset,出力はランダム・ データsdとsdデータに同期したイネーブル信号sdeです.

2)は,入力された信号sdとイネーブル信号sdeを受け, それらを図2に示すQPSK用の信号点に配置します.今回 は2ビットの信号aとbを受信し,出力のデータreal_out (*1*チャネル)とimag_out(*Q*チャネル)を出力します.こ の信号は,後でフィルタをかけることを考慮して4クロッ クごとにデータを出力し,それ以外は'0'データを出力し ます(詳細は本特集 第2章を参照).

3)は第2章の図9(p.49)で説明したナイキスト・フィル



図3 ナイキスト型フィルタ

帯域制限を行うために利用するロールオフ率100%のナイキスト・フィルタ のタップ係数値とインパルス応答値を示す.信号点間で影響を及ぼさないよ うに,中心から4点離れた場所では係数が0となっていることがわかる. タのブロックです.入力されるreal_out,imag_out, およびクロック信号clkを受け取り,図3に示すフィルタ をかけます.これは,タップ数が17でロールオフ率αが1 のナイキスト・フィルタです.このブロックから,フィル タ処理を行った変調信号mod_real_outとmod_imag_ outが出力されます.



次に,各ブロックのソース・コードを作成します.

● QPSK_INPUTGEN ブロックでPN 符号生成器を実現

まず, QPSK_INPUTGEN ブロックです. 今回はHDLと してVerilog HDLを用います.

リスト1は, 図4に示すPN符号からなるランダム・デー タを生成するブロックのプログラムです.このPN符号生 成器は,0~6の番号が割り振られた七つのシフト・レジス タで構成されます.初期値として"1000000"が入力されて いますが,クロックの入力に合わせて6番目のシフト・レ ジスタに入っている値が出力されます.このとき,6番目



図2 QPSK変調における信号空間ダイヤグラム

QPSK変調において1信号点は2ビット入力信号により決定される.図に示 すように,信号点のx軸側を/チャネル(Real), y軸側をQチャネル(Imag) と呼ぶ.



図4 PN符号器

7ビット・シフト・レジスタを利用して,[0]ビットについては[5]と[6]の 排他的論理和を入れ,そのほかのビットについてはそれぞれ1ビットずつシ フトさせる.出力は[6]ビットから取得する.初期化時に[6]ビットに'1' を,そのほかのビットには'0'を格納しておく.