



TRANSEDA

VERIFICATION FROM CONCEPT TO REALITY

兼松エレクトロニクス株式会社

現実的なVerificationに向けて、

▶ TransEDA's goals

- ICデザインにおける検証時間の短縮
- verificationメソドロジの構築をサポート
- モジュールレベルの検証を提供
- 簡易な導入

兼松エレクトロニクス(株)



ユーザの声 Motorola

“We discovered that code coverage and analysis were the missing links in our golden RTL methodology ...”

TransEDA’s products were the only ones that met our criteria and provided all of the Verilog code coverage metrics requested by our team.”

Maureen Garnett

Senior Staff Engineer/Scientist, M-CORE team
Motorola SPS

兼松エレクトロニクス(株)



Design Reuseにおける コードカバレッジの重要性

“It is essential to catch bugs as early as possible in the design process, since the time to find and correct a bug increases by an order of magnitude at each level of design integration. ...”

Coverage tools such as VeriSure and VHDCover provide a means of measuring statement and path coverage for RTL designs and testbenches. A coverage tool must be run on the final design and it should indicate 100 percent statement and path coverage ...”

*Reuse Methodology Manual
For System-on-a-Chip Designs
Second Edition
Michael Keating, Synopsys
Pierre Bricaud, Mentor Graphics*

兼松エレクトロニクス(株)




Verification Navigator™

- Design Verificationに必要なコンポーネントを包括
 - Code Coverage, Test Suite Optimization, Circuit Activity Analysis, FSM Coverage
- Dual-Language
 - シングルカーネルによるVerilogとVHDLのサポート
- 対応Simulator
 - Verilog-XL, Affirma-NC, VCS, VSS, ModelSim
 - UNIX and Windows-NT

兼松エレクトロニクス(株)



VN-Cover Verilog & VHDL Code Coverage



- 効果的なテストベンチの作成を示唆
- Verilog/VHDLに対応しIPを有効に活用するdesign re-useをサポート
- カバレッジという定量的な手法によりデザインの質を提供
- 最適なテストベンチの選択

兼松エレクトロニクス(株)

Customer view ...

“Verification Navigator is a key element of the design verification environment ...


Its dual-language capability allows us to reduce verification time of complex SOC by quickly identifying areas of low code-coverage whether they are in newly-designed blocks or imported IP cores”

Al Carlson, Director of Hardware Engineering
Charles Industries, Chicago Illinois

兼松エレクトロニクス(株)




VN-Optimize Test Suite Optimization



- 一番有効なテストベンチをオーダリング
- ECO用のレグレッションテストを高速に行なうために必要なテストを、選択
- 過乗検証を行なっている余分なテストを削除

兼松エレクトロニクス(株)

VN-Activity *Circuit Activity Analysis*




- RTLデザインにおいて、早い段階にて効果的な電力解析を定量的に計測
- 信号やブロックレベルのアクティビティ合計値を表示
- ソースコードとの相対的な表示が可能

兼松エレクトロニクス(株)



VN-State State Machine Coverage



- Transition coverageにて FSMの検証品質を測る
- FSMを考慮したグラフィカルなドキュメントとして使用
- 簡易な使用方法
 - コーディングスタイルの変更不要
 - ステートマシンの自動抽出
 - バブルチャートを自動描画

兼松エレクトロニクス(株)



Verification Navigator ロードマップ

➤ Verilog / VHDL ルールチェック

- RMM, OMI326, IEEE 1076.6, IEEE 1364.1
- Custom rules for strategic partners

➤ より高速なシミュレーション

➤ ハードウェア設計に対する、 C/C++ コードカバレッジ

兼松エレクトロニクス(株)




State Navigatorのアドバンテージ

- Finite State Machine デザインの表示、デバッグと Verification 環境
 - インタラクティブな FSM Debug, Behavioral Verification, Static Verification, FSM カバレッジ
- Language Neutral
 - Verilog と VHDL 両言語に対応
- 数多くの Simulator をサポート
 - Verilog-XL, Affirma-NC, VCS, VSS, ModelSim
 - UNIX and Windows-NT

兼松エレクトロニクス(株)




FSMsが複数かつ複雑に関連して いる状態でのデバッグ



- 多量な FSMs の表示と
デバッグが可能
- シミュレーションの結果か
ら状態遷移をアニメーショ
ン表示
- 解析のために、ソースコー
ドの同時表示と相対比較

兼松エレクトロニクス(株)


Behavioral Verification



- Dramatically increase verification productivity by raising the level of abstraction
- Define FSM behavior in terms of sequences
 - Powerful graphical behavioral description language
- Match expected behavior with actual behavior

兼松エレクトロニクス(株)

スタティックな Verification



シミュレーション前の チェック


- デッドステート
- 未到達なステート
- 何度も経過する
トランジション

➤ FSM の複雑さと
verification の難しさを
パスの計測を事前に行
なうことで確認

兼松エレクトロニクス(株)

 **TRANSEDA**
VERIFICATION FROM CONCEPT TO REALITY

FSM カバレッジ



トランジションカバレッジと
エクスプレッションカバレッジ

- FSM verification テストの品質結果を最初に確認

結果をまず目視チェック

- 追加の verification が必要な部分を見分ける

トロニクス(株)

State Navigator ロードマップ

- Non-FSM のシーケンシャルロジックのサポート
- Formal FSM チェック
 - デッドロック
 - Constant logic
 - Value reachability
 - Encoding
 - リダンダントロジック
- False シーケンシャル チェック

兼松エレクトロニクス(株)

