afw.cpp

説明を見る。

#include "afw.h"
#include <signal.h>
/** \file afw.cpp
 *  \brief オーディオ・フレームワーク・ファイル
 *  \author アナログ・デバイセズ株式会社
 *  \version 1.0
 *  \date    2006.Sep.8
 *
 * このファイルはVisualDSP++ 4.5のサンプル・アプリケーション、TalkTrhoughから
 * 複製して変更したものである。EZ-KIT BF533のオーディオ・コーディックを利用する
 * ための関数群からなる。。
 */
namespace afw{
    //--------------------------------------------------------------------------//
    // Function:    Init1836()                                                  //
    //                                                                          //
    // Description: This function sets up the SPI port to configure the AD1836. //
    //              The content of the array sCodec1836TxRegs is sent to the    //
    //              codec.                                                      //
    //--------------------------------------------------------------------------//
    void Init1836(void)
    {
        int i;
        int j;
        static unsigned char ucActive_LED = 0x01;

        // write to Port A to reset AD1836
        *pFlashA_PortA_Data &= ~ucActive_LED;
        ssync();
    
        // keep reset low
        for (i=0; i<1000000; i++) 
            asm volatile("nop;");
        
        // write to Port A to enable AD1836
        *pFlashA_PortA_Data |= ucActive_LED;
        ssync();
    
        // wait to recover from reset
        for (i=0; i<1000000; i++) 
            asm volatile("nop;");

        // Enable PF4
        *pSPI_FLG = FLS4;
        // Set baud rate SCK = HCLK/(2*SPIBAUD) SCK = 2MHz  
        *pSPI_BAUD = 16;
        // configure spi port
        // SPI DMA write, 16-bit data, MSB first, SPI Master
        *pSPI_CTL = TIMOD_DMA_TX | SIZE | MSTR;
    
        // Set up DMA5 to transmit
        // Map DMA5 to SPI
        *pDMA5_PERIPHERAL_MAP   = 0x5000;
    
        // Configure DMA5
        // 16-bit transfers
        *pDMA5_CONFIG = WDSIZE_16;
        // Start address of data buffer
        *pDMA5_START_ADDR = (void *)sCodec1836TxRegs;
        // DMA inner loop count
        *pDMA5_X_COUNT = CODEC_1836_REGS_LENGTH;
        // Inner loop address increment
        *pDMA5_X_MODIFY = 2;
    
        // enable DMAs
        *pDMA5_CONFIG |= DMAEN;
        // enable spi
        *pSPI_CTL |= SPE;
    
        // wait until dma transfers for spi are finished 
    //  for (j=0; j<1000000; j++) 
    //      asm volatile ("nop;");
    
        // disable spi
    //  *pSPI_CTL = 0x0000;
    }


    /** SPORT0の初期化
       * 
       * オーディオコーデックに接続されているSPORT0を初期化する。シリアル回線の
       * フォーマットはマルチチャンネルで、クロックおよびフレーム信号は外部生成。この関数を読んだ段階
       * では、ポートはディセーブルのままにしておく。
       *
       * 
       * 詳細はADSP-BF533 Hardware Referenceの "Stereo Serial Operation" を参照のこと。
       * afw::init()が自動的に呼び出すので、プログラマがこの関数を明示的に呼ぶ必要はない。
       *
       * 注意：EZ-KIT Lite BF537 Rev 1.0のユーザーはSPORTのクロックおよびフレーム同期
       * 信号を自分で生成する設定に変更しなければならない。
       */
    void Init_Sport0(void)
    {
        // Sport0 receive configuration
        // External CLK, External Frame sync, MSB first
        // 32-bit data
        *pSPORT0_RCR1 = RFSR;
        *pSPORT0_RCR2 = SLEN_32;
    
        // Sport0 transmit configuration
        // External CLK, External Frame sync, MSB first
        // 24-bit data
        *pSPORT0_TCR1 = TFSR;
        *pSPORT0_TCR2 = SLEN_32;
    
        // Enable MCM 8 transmit & receive channels
        *pSPORT0_MTCS0 = 0x000000FF;
        *pSPORT0_MRCS0 = 0x000000FF;
    
        // Set MCM configuration register and enable MCM mode
        *pSPORT0_MCMC1 = 0x0000;
        *pSPORT0_MCMC2 = 0x101c;
    }


    /** SPORT DMAの初期化
       * 
       * SPORT0に接続されているDMAを設定する。DMA1が受信、DMA2が送信である。
       * オーディオ信号は16ビット以上の長さがあるのでワードサイズは32bit, 
       * 連続送受信のためにオートバッファ、モードを使う。また、トリプル・バッファを
       * 実装するために、DMA転送は2次元で行い、3ライン分のバッファを確保して各ラインの
       * 転送を終えるたびに割り込みを発生させる。
       * afw::init()が自動的に呼び出すので、プログラマがこの関数を明示的に呼ぶ必要はない。
       */
    void Init_DMA(void)
    {
        int i, field;
    
        // Set up DMA1 to receive
        // Map DMA1 to Sport0 RX
        *pDMA1_PERIPHERAL_MAP = 0x1000;
    
        // Configure DMA1
        // 32-bit transfers, Interrupt on completion, Autobuffer mode
        *pDMA1_CONFIG = WNR | WDSIZE_32 | DI_EN | DI_SEL | FLOW_1 | DMA2D ;
        // Start address of data buffer
        *pDMA1_START_ADDR = (void *)iRxBuffer1;
        // DMA inner loop count
        *pDMA1_X_COUNT = 8* SAMPLES_PER_INTR;
        // Inner loop address increment
        *pDMA1_X_MODIFY = 4;
        // DMA outer loop count, triple buffer
        *pDMA1_Y_COUNT = 3;
        // Outer loop address increment
        *pDMA1_Y_MODIFY = 4;    
    
        // Set up DMA2 to transmit
        // Map DMA2 to Sport0 TX
        *pDMA2_PERIPHERAL_MAP = 0x2000;
    
        // Configure DMA2
        // 32-bit transfers, Autobuffer mode
        *pDMA2_CONFIG = WDSIZE_32 | FLOW_1 | DMA2D;
        // Start address of data buffer
        *pDMA2_START_ADDR = (void *)iTxBuffer1;
        // DMA inner loop count
        *pDMA2_X_COUNT = 8* SAMPLES_PER_INTR;
        // Inner loop address increment
        *pDMA2_X_MODIFY = 4;
        // DMA outer loop count, triple buffere
        *pDMA2_Y_COUNT = 3;
        // Outer loop address increment
        *pDMA2_Y_MODIFY = 4;    
    
        for ( i=0; i<SAMPLES_PER_INTR; i++ ){
            for ( field=0; field<3; field ++ ){
                // Clean up buffer for transfer
                iRxBuffer1[field][i][INTERNAL_ADC_L0] = 0;
                iRxBuffer1[field][i][INTERNAL_ADC_R0] = 0;
                iRxBuffer1[field][i][INTERNAL_ADC_L1] = 0;
                iRxBuffer1[field][i][INTERNAL_ADC_R1] = 0;
                iTxBuffer1[field][i][INTERNAL_DAC_L0] = 0;
                iTxBuffer1[field][i][INTERNAL_DAC_R0] = 0;
                iTxBuffer1[field][i][INTERNAL_DAC_L1] = 0;
                iTxBuffer1[field][i][INTERNAL_DAC_R1] = 0;
                iTxBuffer1[field][i][INTERNAL_DAC_L2] = 0;
                iTxBuffer1[field][i][INTERNAL_DAC_R2] = 0;
            }
        }
    }

    /** 割り込みのイネーブル
       * 
       * SPORT0 受信割込みを有効化する。SPORT0 受信割り込みはIVG9で処理したいので、その割り当ても設定する。
       * afw::init()が自動的に呼び出すので、プログラマがこの関数を明示的に呼ぶ必要はない。
       */
    void Init_Sport_Interrupts(void)
    {
        // Set Sport0 RX (DMA1) interrupt priority to 2 = IVG9 
        *pSIC_IAR0 = 0xffffffff;
        *pSIC_IAR1 = 0xffffff2f;
        *pSIC_IAR2 = 0xffffffff;

        // assign ISRs to interrupt vectors
        // Sport0 RX ISR -> IVG 9
        interrupt(SIGIVG9, rxISR);      

        // enable Sport0 RX interrupt
        *pSIC_IMASK = 0x00000200;
        ssync();
    }


    /** SPORTとDMAのイネーブル
       * 
       * 設定が終わったSPORTとDMAの両方をイネーブルする
       */
    void startAudio(void)
    {
        // enable DMAs
        *pDMA2_CONFIG |= DMAEN;
        *pDMA1_CONFIG |= DMAEN;
    
        // enable Sport0 TX and RX
        *pSPORT0_TCR1 |= TSPEN;
        *pSPORT0_RCR1 |= RSPEN;
    }

    /** afwの初期化
       * 
       * オーディオ・フレームワークの初期化。初期化関数はこれひとつよべば、残りの関数を
       * まとめて呼んでくれる。ただし、afw::startAudio は呼ばないので、プログラマが明示的に
       * 呼ばなければならない。
       */
    void init(void)
    {
        Init1836();
        Init_Sport0();
        Init_DMA();
        Init_Sport_Interrupts();
    }
    
    /** SPORT0受信DMA割り込みハンドラ
     * @param signal ハンドラが呼ばれた割り込み順位が与えられる。値は SIGIVG7 〜 SIGIVG15。
     *
     * rxISRはSPORT0の受信DMAから割り込みがかかるたびに呼び出され、割り込みのクリアと
     * トリプル・バッファの管理を行う。トリプルバッファの管理は、DMA1_CURR_Y_COUNTの値を
     * もとに行う。
     *
     * DMA1_CURR_Y_COUNTは、転送の最初に当たってDMA1_Y_COUNTの値に設定され、
     * ラインの転送が終わるごとにデクリメントされる。しかし、最後のラインの
     * 転送後は、デクリメントされずに1のままに留まる。その結果、各ラインの転送終了
     * では、割込み発生ごとに以下のようにDMA1_CURR_Y_COUNTの値が変化する
     * - 最初のラインの転送終了時。DMA1_CURR_Y_COUNT == 2。プロセッサが扱ってよいバッファの添え字は 0
     * - 2番目のラインの転送終了時。DMA1_CURR_Y_COUNT == 1。プロセッサが扱ってよいバッファの添え字は 1
     * - 3番目のラインの転送終了時。DMA1_CURR_Y_COUNT == 1。プロセッサが扱ってよいバッファの添え字は 2
     *
     * このことから、ソフトウェアとの同期に使ってよいのはDMAx_CURR_Y_COUNTが2の場合
     * のみであり、あとは決めうちでバッファの添え字をインクリメントしなければならない事がわかる。
     * プログラム中では、この添え字としてbufferIdxをあてている。
     * 
     * トリプルバッファの管理が終わったら、受信DMAバッファからデータを取り出し、並べ
     * なおしてから afw::processData を呼ぶ。
     */
        

    void rxISR( int signal )
    {
        static int field = 2;
        short leftIn[SAMPLES_PER_INTR], rightIn[SAMPLES_PER_INTR];
        short leftOut[SAMPLES_PER_INTR], rightOut[SAMPLES_PER_INTR];
                
        // confirm interrupt handling
        *pDMA1_IRQ_STATUS = 0x0001;
    
        
        if (  2 == *pDMA2_CURR_Y_COUNT )
            field = 0;
        else
            field ++;
    
        for ( int i=0; i<SAMPLES_PER_INTR; i++ ){   // Loop for each sample : Horie
            // copy input data from dma input buffer into variables
            leftIn[i] = iRxBuffer1[field][i][INTERNAL_ADC_L0] >> 16;
            rightIn[i] = iRxBuffer1[field][i][INTERNAL_ADC_R0] >> 16;
        }
            // call function that contains user code
        processData( leftIn, rightIn, leftOut, rightOut, SAMPLES_PER_INTR );                
    
        for ( int i=0; i<SAMPLES_PER_INTR; i++ ){   // Loop for each sample : Horie
            // copy processed data from variables into dma output buffer
            iTxBuffer1[field][i][INTERNAL_DAC_L0] = leftOut[i] << 16;
            iTxBuffer1[field][i][INTERNAL_DAC_R0] = rightOut[i] << 16;
        }
    }


    //--------------------------------------------------------------------------//
    // Variables                                                                //
    //                                                                          //
    // Description: The variables iChannelxLeftIn and iChannelxRightIn contain  //
    //              the data coming from the codec AD1836.  The (processed)     //
    //              playback data are written into the variables                //
    //              iChannelxLeftOut and iChannelxRightOut respectively, which  //
    //              are then sent back to the codec in the SPORT0 ISR.          //
    //              The values in the array iCodec1836TxRegs can be modified to //
    //              set up the codec in different configurations according to   //
    //              the AD1885 data sheet.                                      //
    //--------------------------------------------------------------------------//

    // array for registers to configure the ad1836
    // names are defined in "Talkthrough.h"
    volatile short sCodec1836TxRegs[CODEC_1836_REGS_LENGTH] =
    {                                   
                        DAC_CONTROL_1   | 0x000,
                        DAC_CONTROL_2   | 0x000,
                        DAC_VOLUME_0    | 0x3ff,
                        DAC_VOLUME_1    | 0x3ff,
                        DAC_VOLUME_2    | 0x3ff,
                        DAC_VOLUME_3    | 0x3ff,
                        DAC_VOLUME_4    | 0x3ff,
                        DAC_VOLUME_5    | 0x3ff,
                        ADC_CONTROL_1   | 0x000,
                        ADC_CONTROL_2   | 0x180,
                        ADC_CONTROL_3   | 0x000
                    
    };
    // SPORT0 DMA transmit buffer
    volatile int iTxBuffer1[3][SAMPLES_PER_INTR][8];    // Need place for each sample
    // SPORT0 DMA receive buffer
    volatile int iRxBuffer1[3][SAMPLES_PER_INTR][8];    // 



}   // namespace afw

---