
Interface 2009N9 ֘A\[X

======================================================
 1͂̃Xg
======================================================
 chap1/hello.c
 chap1/led.vhd
 chap1/led2.vhd

======================================================
 3͂̃Xg
 JeXgp̃TvR[h
======================================================
 chap3/test.ucf
 chap3/test.vhd

======================================================
 4͂̃Xg
 ModelSim̓mF邽߂̃TvR[h
======================================================
 chap4/counter.vhd
 chap4/counter_sim.vhd
 chap4/counter2.vhd
 chap4/counter2_sim.vhd

======================================================
 5͂̃Xg
 VHDL/Verilog HDL̃TvR[hƃV~[Vp̃eXgx`
======================================================
 Xg1/2
 chap5/counter.v
 chap5/counter_sim.vhd
 chap5/counter.vhd
 chap5/counter_sim.v
 Xg3/4
 chap5/sum.vhd
 chap5/sum_sim.vhd
 chap5/sum.v
 chap5/sum_sim.v
 Xg5/6
 chap5/mux.vhd
 chap5/mux_sim.vhd
 chap5/mux.v
 chap5/mux_sim.v
 Xg7/8
 chap5/led_7seg.vhd
 chap5/led_7seg_sim.vhd
 chap5/led_7seg.v
 chap5/led_7seg_sim.v
 Xg9/10
 chap5/xorshift32.v
 chap5/xorshift32.vhd
 chap5/xorshift32_sim.v
 chap5/xorshift32_sim.vhd
 Xg11/12/13/14
 chap5/rs232c_tx.vhd
 chap5/rs232c_rx.vhd
 chap5/clk_div.vhd
 chap5/rs232c_tx_sim.vhd
 chap5/rs232c_tx_rx_sim.vhd
 chap5/rs232c_rx.v
 chap5/rs232c_tx.v
 chap5/clk_div.v
 chap5/rs232c_tx_sim.v
 chap5/rs232c_tx_rx_sim.v

======================================================
 7͂̃Xg
 }X^-X[uɂ郂W[Ԃ̋
======================================================
 chap6/master.vhd
 chap6/slave.vhd
 chap6/master_sim.vhd

======================================================
 7͂̃Xg
 n[hEFA o[VEv[
======================================================
 chap7/global.vhd
 chap7/input_rs232c.vhd
 chap7/judge.vhd
 chap7/judge_sim.vhd
 chap7/print_rs232c.vhd
 chap7/reversi.ucf
 chap7/reversi.vhd
 chap7/reversi_judge.vhd
 chap7/reversi_sim.vhd
 chap7/xorshift128.vhd
 chap7/xorshift32.vhd
