HDL04

アルテラのMegaWizardおよびザイリンクスのCORE Generatorで作成したファイルは、それぞれのツールが規定するライセンスに従います。

DVI TMDSエンコード/デコードのアルゴリズムはDDWGが権利を所有しています。
dvi_data_enc.vおよびdvi_data_dec.vは、DDWGが公開する仕様を基に実装したものです。
実用に際してはDDWGのライセンスに従います。

著者が作成したファイルは、基本的に"as-is"ライセンスです。
使用に際しての制約はありません。
ただし、使用の際に不具合が生じてもいかなる保証をもおこないません。

○ ms104_nios2_crt_q9 : ms104 cyclone3 dvi with nios2 synthesis

アルファプロジェクト製 MS104-FPGA/C3でDVI出力をおこないます。
Cyclone3のLVDS出力を外部でTMDSに変換します。

ビデオコントローラーはNios2uClinuxがサポートしているものを使用しています。
Nios2uClinuxについては以下のサイトを参照してください。

http://www.nioswiki.com
http://www.niosforum.com

○ arria_disp_640x480_dvi : CQ-AGX20 dvi output simulation and synthesis

CQ出版社製 Arria GX評価キットでDVI出力をおこないます。


配布ファイル

ms104_nios2_crt_q9\
	eagle\			: 回路図
		LYNX-104D.sch	: MS104 中継基板
		sp3a-cml.sch	: LVDS-TMDS変換基板
		N2SCUSB-A2.sch	: ISP1362 USB基板
	software\		: FatFs Nios2(SOPC Builder SPI)移植版
	ms104_nios2_crt.qpf	: アルテラ Quartus2 プロジェクトファイル
	ms104_nios2_crt.qsf	: アルテラ Quartus2 プロジェクトファイル
	ms104_nios2_crt.v	: top
	alt_clkbuf.v		: SDRAM用 クロックバッファ
	alt_ddio_bidir.v	: SDRAM用 クロックドライバ
	alt_dvi.v		: アルテラ用 DVIモジュール
	dvi_data_enc.v		: TMDS エンコードモジュール
	alt_dvi_out_x4_raw.v	: DVI用 serdes
	alt_pll_40x25x125.v	: DVI用 PLL
	alt_pll_40x100.v	: SDRAM用 PLL

	nios2_crt.ptf		: Nios2 PTF
	nios2_crt.sopc		: Nios2 SOPC

arria_disp_640x480_dvi\
	arria_dvi.qpf		: アルテラ Quartus2 プロジェクトファイル
	arria_dvi.qsf		: アルテラ Quartus2 プロジェクトファイル
	arria_dvi.v		: top
	alt_alt2gxb_x4.v	: alt2gxb DVI出力用
	alt_clkbuf.v		: クロックバッファ
	dvi_data_enc.v		: TMDS エンコードモジュール
	dispgen_vga.v		: 640x480(VGA)

	arria_dvi_tb.v		: シミュレーション用テストベンチ
	arria_dvi.vtakprj	: veritak プロジェクトファイル
	sim_altera_inc.v	: シミュレーション用ファイル


