HDL05

アルテラのMegaWizardおよびザイリンクスのCORE Generatorで作成したファイルは、それぞれのツールが規定するライセンスに従います。

著者が作成したファイルは、基本的に"as-is"ライセンスです。
使用に際しての制約はありません。
ただし、使用の際に不具合が生じてもいかなる保証をもおこないません。

○ arria_disp_640x480_dp : Arria GX評価キット用 simulaton and synthesis

Arria GX評価キット用のDisplayPort表示サンプルです。

○ arria_disp_loop_10jan24_4lane : 

Arria GX評価キット用のDisplayPort表示データ解析用サンプルです。
MainStreamAttributeを検出して取り込みます。

○ arria_disp_loop_10jan27_1lane : 

Arria GX評価キット用のDisplayPort表示データ解析用サンプルです。
DispSWでトリガ条件を指定してデータを取り込みます。

配布ファイル

lynx-05-10-aR5xBE.PNG		: aR5x BEトリガ時の波形 arria_disp_loop_10jan27_1lane使用
lynx-05-10-aR5xSS.PNG		: aR5x MSAの波形 arria_disp_loop_10jan24_4lane使用
lynx-05-10-iG4xBE.PNG		: iG4x BEトリガ時の波形 arria_disp_loop_10jan27_1lane使用
lynx-05-10-iG4xSS.PNG		: iG4x MSAの波形 arria_disp_loop_10jan24_4lane使用
ss_g43.txt			: MSA iG4x
ss_r5.txt			: MSA aR5x

arria_disp_640x480_dp\
	sim_altera\		: アルテラ シミュレーション用ファイル

	arria_lvds.qpf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.qsf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.v		: top
	alt_clkbuf.v		: 
	alt_ddio_bidir.v	: 
	alt_pll_27x162.v	: PLL

	dp_main_linkup.v	: AUX-CH リンクアップ制御
	dp_aux_tx.v		: AUX-CH 送信
	dp_aux_rx.v		: AUX-CH 受信

	dispgen.v		: 表示パターン生成
	dp_main_crtc.v		: CRTC
	dp_main_tbc.v		: DP TBC+PACK相当
	dp_main_scramble.v	: DP SCRAMBLE相当
	alt_ram_dp108x256.v	: TBC用FIFO

	alt_alt2gxb_tx4.vo	: 送信トランシーバー

	arria_lvds.vtakprj	: veritak プロジェクトファイル
	arria_lvds_tb.v		: シミュレーション用テストベンチ
	dp_sink_aux_rx.v	: シミュレーション用 AUX-CH SINK
	dp_sink_aux_tx.v	: シミュレーション用 AUX-CH SINK
	xil_8b10b_enc.v		: 
	ENCODE_8B10B_V5_0.v	: 
	alt_alt2gxb_rx1.vo	: シミュレーション用 受信トランシーバー

arria_disp_loop_10jan24_4lane\
	arria_lvds.qpf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.qsf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.v		: top
	alt_clkbuf.v		: 
	alt_ddio_bidir.v	: 
	alt_pll_27x81.v		: PLL
	alt_alt2gxb_loop.v	: ループバックトランシーバー

arria_disp_loop_10jan27_1lane\
	arria_lvds.qpf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.qsf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.v		: top
	alt_clkbuf.v		: 
	alt_ddio_bidir.v	: 
	alt_pll_27x81.v		: PLL
	alt_alt2gxb_loop.v	: ループバックトランシーバー
	alt_ram_dp_36x8k.v	: 取り込み用FIFO
	dp_aux_rx.v		: AUX-CH SOURCE受信用
	dp_sink_aux_rx.v	: AUX-CH SINK受信用
