HDL06

アルテラのMegaWizardおよびザイリンクスのCORE Generatorで作成したファイルは、それぞれのツールが規定するライセンスに従います。

著者が作成したファイルは、基本的に"as-is"ライセンスです。
使用に際しての制約はありません。
ただし、使用の際に不具合が生じてもいかなる保証をもおこないません。

○ arria_disp_640x480_dp2 : mainlink x2 simulation and synthesis

Arria GX評価キット用のメインリンク x2レーン サンプルです。
CRTC2が生成する表示タイミングをそのまま表示に使用します。


配布ファイル

arria_disp_640x480_dp2\
	sim_altera\		: arria_disp_640x480_dp1の内容をコピーしてください

	arria_lvds.qpf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.qsf		: アルテラ QuartusII プロジェクトファイル
	arria_lvds.v		: top
	alt_clkbuf.v		: 
	alt_ddio_bidir.v	: 
	alt_pll_27x162.v	: PLL

	dp_main_linkup2.v	: AUX-CH リンクアップ制御 x2レーン対応版
	dp_aux_tx.v		: AUX-CH 送信
	dp_aux_rx.v		: AUX-CH 受信

	dispgen.v		: 表示パターン生成 (未使用)
	dp_main_crtc2.v		: CRTC x2レーン対応版
	dp_main_tbc.v		: DP TBC+PACK相当 (未使用)
	dp_main_scramble.v	: DP SCRAMBLE相当
	alt_ram_dp108x256.v	: TBC用FIFO

	alt_alt2gxb_tx4.vo	: 送信トランシーバー

	arria_lvds.vtakprj	: veritak プロジェクトファイル
	arria_lvds_tb.v		: シミュレーション用テストベンチ
	dp_sink_aux_rx.v	: シミュレーション用 AUX-CH SINK
	dp_sink_aux_tx.v	: シミュレーション用 AUX-CH SINK
	xil_8b10b_enc.v		: 
	ENCODE_8B10B_V5_0.v	: 

