HDL07

アルテラのMegaWizardおよびザイリンクスのCORE Generatorで作成したファイルは、それぞれのツールが規定するライセンスに従います。

著者が作成したファイルは、基本的に"as-is"ライセンスです。
使用に際しての制約はありません。
ただし、使用の際に不具合が生じてもいかなる保証をもおこないません。

○ xcm107_disp_640x480_dp1 : mainlink x1 simulation and synthesis

ヒューマンデータ製 XCM-107用のメインリンク x1レーン サンプルです。
CRTC1が生成する表示タイミングをそのまま表示に使用します。

配布ファイル

xcm107_disp_640x480_dp1\
	xcm107_lvds.xise	: ザイリンクス ISE12 プロジェクトファイル
	xcm107_lvds.ucf		: ザイリンクス ISE プロジェクトファイル
	xcm107_lvds.v		: top
	xil_plladv_27x162.v	: PLL 27MHz -> 162MHz

	dp_main_linkup1.v	: AUX-CH リンクアップ制御 x1レーン対応版
	dp_aux_tx.v		: AUX-CH 送信
	dp_aux_rx.v		: AUX-CH 受信

	dispgen.v		: 表示パターン生成 (未使用)
	dp_main_crtc1.v		: CRTC x1レーン対応版
	dp_main_tbc.v		: DP TBC+PACK相当 (未使用)
	dp_main_scramble.v	: DP SCRAMBLE相当

	xil_rocketio_wrapper.v	: 送信トランシーバー
	xil_rocketio_wrapper_tile.v	: 送信トランシーバー

	xcm107_dp1.pdf		: テスト基板 回路図
	XCM107_PIN.xls		: テスト基板 端子対応表

