Interface2017N9
fBW^EZTHꂱ

֘AvOƃf[^Ȃ

InterfaceҏW
bpo()

ҁFXvihttp://www002.upp.so-net.ne.jp/morioka, https://www.facebook.com/sumio.moriokaj

====================================
_E[hET[rXpҊe
====================================
@xCǂCɂ肪Ƃ܂D
@̂т̓_E[hET[rXpCɂ肪Ƃ܂D
@M҂̂ӂɂCL̊֘AvOf[^Ȃǂ̃A[JCuɎ^܂D
@A[JCúCZIPɂĈkĂ܂D

================
KvȂ
================
@vO̎sɂ́CL̃vOn[hEFAKvłD

(1) Vivado  Vivado HLS ̍ŐVŁi2016.04ȍ~̂ꂩj
    ̍\z@͊YLQlɂĂD

(2) ARTY Z7{[h
    http://akizukidenshi.com/catalog/g/gM-11921/
    XilinxArty 7 FPGAڂĂ΁C̃{[hłp͉\łD

================
mF
================
@vO͕M҂̌œmFς݂łD

=================
t@C̓e
=================
  \
  +---- readme_japanese.txt           ... ǂłt@C
  +---- synthesis_examples            ... L̊eZT̐HpCR[hCʍƘ_̃vWFNgt@Cꎮ

=================
{IȎg
=================
@(1) eCR[hCLňZT̐R[hłDꂼPƂŎgƂł܂D
@@@ʍ̌ʓꂽHiRTLj́CCƓ̃TufBNg̉ \solution1\syn ɂ܂D

@(2) SFPGAɓڂARTY Z7œfpӂĂ܂DXilinxVivadõvWFNgt@Cꎮ
@@@synthesis_examples\project_1 ɂ̂ŁC̃TufBNg Vivado ŊJĂD

@@@ZT̓{[hPMOD[qɎt邱ƂƂĂ܂Dsynthesis_examples\sns_top.v ̖` ZT[qƃ{[h
@@@[q̑ΉĂ܂̂ŁCQƂĂDsATC sns_top.xdc ҏWƕύXł܂D

@@@_să{[hvO~OƁCgpsUARToRPCɑƂƂɁi9600bpsjCXCb`TCGX
@@@LCD@https://www.switch-science.com/catalog/538/ {[hɐڑĂꍇ́CeZT̏o͂\܂D

@@@̃LN^pLCDCR[hȂǂf[^V[gɍ킹ďC΁Cg܂D
@@@烂j^p̃C^[tF[X́CDȂ悤ɕύXĂD


=============
쌠
=============
@^vOCf[^уhLgȂǂ̒쌠́Ce쌠(Ȃ킿M)ɂ܂D
@\[XR[hɂ́C쌠҂쌠́CȂʂȈw肷̂܂D
@A[JCůeR[h̖`̕\Lɏ]ĂD

  Copyright 2017 Sumio Morioka

============
Ɛ
============
(1)vOf[^̎gpɂCgp҂ɑƂĂC҂Ƃbpo()́C̐ӔC𕉂܂D
(2)vOf[^ɃoO⌇ׂƂĂC҂Ƃbpo()́CCǂ̋`𕉂܂D
