オプティマイズのアーキテクチャー

Seamlessのメモリイメージサーバは10,000 倍高速

ISSとCo-Sim間10us/cycle

Co-Simとﾒﾓﾘｲﾒｰｼﾞｻｰﾊﾞ間

1us/cycle

Co-Simと論理ｼﾐｭﾚｰﾀ間

100ms/cycle

ﾒﾓﾘｲﾒｰｼﾞｻｰﾊﾞ直結の合計時間

命令サイクル= 11us

論理ｼﾐｭﾚｰﾀ経由の合計時間

命令サイクル= 100.01ms

Instruction

Set Simulator

論理ｼﾐｭﾚｰﾀ

Co-Simulation

Manager

ﾒﾓﾘ

ｲﾒｰｼﾞｻｰﾊﾞ

ASIC

MPU

I/O

RAM

DMAC

ROM

FIFO

測定マシン：HP735

20万ゲートのゲートレベルASIC

200個のボードレベルコンポーネント

前のｽﾗｲﾄﾞ

次のｽﾗｲﾄﾞ

最初のｽﾗｲﾄﾞに戻る

ｸﾞﾗﾌｨｯｸｽの表示