ModelSim/PLUS

• シングルカーネルシミュレーション

  • 「混在シミュレーション」を実現
  • 高速なシミュレーション
  • あらゆるレベルの混在が可能

• VHDL と Verilog-HDL の混在

  • 既存のソースコードをそのまま利用可能
  • シームレスなデバッグ
  • 混在での SDF アノテーション

前のｽﾗｲﾄﾞ

次のｽﾗｲﾄﾞ

最初のｽﾗｲﾄﾞに戻る

ｸﾞﾗﾌｨｯｸｽの表示