

第2回

IPコア設計と 検証における指針

森岡澄夫, 高野光司, 大庭信之

前回(本誌2002年8月号)紹介したように、IPコアへの要求の多様化に伴い、設計や検証の方法をケース・バイ・ケースでくふうしていく必要性が高まっています。そこで今回は、さまざまなIPコアに共通する設計や検証の指針について解説します。また、将来のIPコア設計の技術について、筆者らがどのように考えているかを説明します。(筆者)

まず初めに、IPコアの設計について、筆者らが心がけているいくつかの指針を紹介します。

アルゴリズムが複雑な処理はここから設計開始
普通のソフトウェア。逐次処理する。(C言語)

```
main()
{
    for(i=0;i<j;i++){
        if(k>j)....
    }
    .....
}
```

インターフェースまわりや制御
主体の回路はここから設計開始
ビヘイビア・レベルに近いRTL
(拡張FSM, FSM, バイブライン)

```
architecture...
begin
    10:process(clk)begin
        if(clk'event and...).
            case state is
                when S0=>
                    ....
            end case;
        end if;
    end process;
end RTL;
```

ハードウェア・アルゴリズムはこ
こから設計開始
ハードウェア部品や並列処理を模倣
したビヘイビア・レベル(HDL また
はC言語)

```
architecture...
begin
    10:process(...)begin
        for i in 0 to j...
            if(k>i)...
        end process;

    11:process(...)begin
        ....
    end process;
end RTL;
```



適切な抽象度で設計を行う

設計する回路の処理内容や要求性能に応じて、適切な設計抽象度を選んで設計を始めることが重要です。ビヘイビア・レベルだけ、RTL だけ、ゲート・レベルだけというように、一つの抽象度ですべてを設計・検証しようとするのはナンセンスですし、実際問題としても無理な話です。

●単一の抽象度ですべてを設計・検証するのは困難

前回、IPコア設計におけるさまざまな課題を紹介しましたが、設計者がその中の一つしか見ていないと、ある特定の抽象度のみで設計すればよいという結論になってしまいます。例えば、ツールのバグや演算回路設計の問題しか考えていないと、「回路はすべてゲート・レベルで書くべきだ」という結論になります。また、ソース・コードの可読性や回路の機能変更の容易さといった問題しか考えていな

〔図1〕現在のIPコア設計の標準的な設計抽象度と設計開始レベル

現在の大半の設計環境では、少なくともRTL 以下へ落とす必要がある。しかし、だからといっていきなりRTL で書くことでデバッグが困難になることがある。一見むだのようでも回り道をして、上位のモデルで動作を検証することが重要である。また、RTL からの設計開始が無理で、ゲート・レベルやそれ以下の設計が必要になってくる場合も多く、その場合の設計自動化は望み薄である。結局のところ、IPコアの設計には全抽象度の設計スキルが必要になる。

演算回路はここから設計開始
ゲート・レベルに近いRTL (論理式)

```
architecture...
begin
    sig0 <=(a and b)or(c xor d)....;
    sig1 <=b or e;
    ....
end RTL;
```

ゲート・レベル
(セル直接指定)

```
architecture...
begin
    c0:AND2 port map(...);
    c1:OR3 port map(...);
    ....
end RTL;
```

128 Design Wave Magazine 2002 September