



第3章

cos テーブルの線形補間と ローパス・フィルタのくふう

Design Wave 設計コンテスト 2005 Student 部門第 1 位

チーム スーパー最迅 (小川陽太, 若林秀明)

Design Wave 設計コンテスト 2005 の Student 部門第 1 位の設計を紹介する。課題で示された PLL 方式をベースにしている。線形補間を用いることで、比較的回路規模が大きい cos テーブルを小さくした。また、ローパス・フィルタのくふうやレシーバ回路のパイプライン化により、FM レシーバ回路全体の規模を抑え、高速化を図った。(編集部)

わたしたちの所属している研究室では、ハードウェアを設計して数値シミュレーションを高速化する研究などを行っています。研究の中には、HDL で回路を設計し、FPGA に実装して動作させるといったこともあります。

昨年のコンテスト (Design Wave 設計コンテスト 2004 Student 部門 / LSI デザインコンテスト in 沖縄 2004) では研究室の先輩が準優勝を収めました。そこで、今年もコンテストに応募して沖縄の発表会を目ざしました。また、コンテストを通してハードウェア設計の技術を高められると考え、課題のデジタル FM レシーバの設計にチャレンジしました。



PLL 方式の FM レシーバ回路を設計する

まず、設計仕様書に示されていた復調回路を VHDL で記述することにしました。HDL によるハードウェア設計は初めてだったので、とにかく復調できる回路を完成させることを最初の目標にしました。そして、回路を設計していく過程で何かおもしろいアイデアが浮かんだらそれを取り入れていくことにしました。

● PLL 回路の設計

設計仕様書に従って最初に設計した FM レシーバのブロック図を図 1 に示します。この FM レシーバは、入力信号に追従して同期する PLL (phase-locked loop) 回路を用いて復調を行っています。回路全体は、大きく分けて、位相比較器、ループ・フィルタ、NCO (numerical controlled oscillator : 数値制御発振器)、LPF (ローパス・フィルタ) の四つのブロックから構成されています。

FM レシーバ回路の完成後、論理合成とシミュレーショ




図1 最初に設計したFM レシーバ

設計仕様書に例示されている、PLL を用いた FM レシーバ回路。




図2 線形補間の方法

cosの曲線をいくつか分割し、間を直線でつないで近似する。diffの値は、直線の傾き × θ で計算することができる。

ンを行い、課題の矩形波と三角波が正常に復調できることを確認しました。

この回路をベースにして、回路規模の縮小と高速化を図ることにしました。今回は、復調方式と基本的な回路構成は設計仕様書のままとし、各ブロックの内部をくふうすることで回路の効率化を行いました。

● cos テーブルの線形補間

NCOの内部には、cosの値を計算するブロックがあります。設計仕様書に示された回路では、cosの計算に1024 × 8ビットのROMテーブルを使用していました。そしてこのROMはFMレシーバ全体の中で比較的大きな回路規模を占めていました。

本誌2005年1月号のコンテスト関連記事では、テーブルの補間について紹介されていました⁽¹⁾。そこで、cosROMに格納する値の個数を減らし、テーブルの間を補間でつなぐことによって、cos計算ブロックの回路規模を縮小させることを考えました。


1) 回路方式の検討

補間方式として、アルゴリズムが簡単な線形補間を用いました。これは、図2のようにテーブル間を直線とみなして近似する方法で、テイラー展開の1次近似、


$$\cos(\theta + \Delta\theta) \approx \cos\theta + (d\cos\theta / d\theta) \Delta\theta$$

の考えかたに相当します。図2における $\cos(\theta + \theta)$ の値は、 $\cos\theta$ の値と、直線の傾きと幅 θ を掛けた値diffとを足し合わせて求めることができます。

このアルゴリズムをもとに最初に設計した回路が図3(a)の回路です。cos波形の1周期をいくつかに分けて、とびとびの θ に対応するcosの値とその θ 付近のグラフの傾



(a) 基本的な補間回路



(b) 乗算器を使わない補間回路

図3 補間回路のくふう

(a)が最初に考えた補間回路。ここで傾きをビット・シフトで計算できる値に限定し、回路を(b)のように変更することで、乗算器を使わないようにすることを考えた。

きをROMに格納しておきます。次に、入力 θ の上位の数ビットを使って、cosの大まかな値をROMから取得します。その後、 θ の下位の数ビットと直線の傾きを掛け合わせて、テイラー展開の1次項に相当する値diffを求めます。これを足し合わせてcosの近似値を求めます。

しかし、図3(a)の回路では傾きROMから値を取り出した後で乗算と加算を行うため、動作速度が遅くなりそうです。また、cosROMのほかに傾きROMと乗算器が必要になってしまうので、回路規模がそれほど小さくならないのではないかともしました。

乗算器や傾きROMを使わずに回路を構成できないかと考えていたところ、ベースとなるPLL回路の設計において各部で乗算器の代わりにビット・シフトを用いたことを思い出しました。そこで、図3(b)のように傾きを簡単に計算できる値に限定して、乗算を行う代わりにセクタでいくつかの傾きから最適な値を選択する、という方法で補間を行うことにしました。

2) 精度と誤差の検討

cosROMの容量や回路の詳細を決定するため、精度と誤差について検討しました。

まず、cos波形の1周期を何等分するかについて考えました。cos波形の1周期分の曲線と、それを64等分して間