

第3章

VHDLによる論理回路設計の 基本テクニック

本章では、VHDLによる論理回路設計の基本を、付属FPGAボードを使いながら学びます。

ここで説明する内容は、最終目標である野球ゲームを設計するための基本技術要素でもあります。野球ゲームではLED、7セグメントLED、スイッチの三つのキーとなる素子を用いてFPGAで制御します。

3.1 practice1 : LEDの点灯と消灯

LEDは光半導体素子の一つです。アノードとカソードの二つの端子を持ちます。ここに規定値以上の電圧がかかり、アノードからカソードに電流が流れると発光します。

図3-1に、付属FPGAボードのLED周辺回路を示します。LEDのアノードには、FPGAのI/O電圧(V_{ccio})と同じ電圧がかかっています。したがって、FPGAのI/Oピンが“L”のときにLEDが点灯します。“H”のときには消灯します。すなわち、LEDの点灯と消灯を、デジタル信号の“L”と“H”の2値で表現できることになります。




図3-1 付属FPGAボードのLED周辺回路

表3-1 LEDを点灯または消灯する回路のピン配置

ピンの名前	ピン番号
led_out	36

FPGA ボード上の一つのLEDだけを点灯する回路のVHDLソース・コードをリスト3-1 (a) に示します。FPGAのピン配置を表3-1に示します。FPGAの36番ピンに接続されているLED (D9) を点灯させます。リスト3-1 (b) のように、出力する論理値を '0' から '1' に変更すると、消灯になります。

ここで、VHDL記述の基本的事項について説明しておきます。

VHDLの言語構造は図3-2のように、ライブラリ宣言とパッケージ宣言で始まり、エンティティ宣言

リスト3-1 LEDを点灯または消灯する回路のVHDLソース・コード

```
library ieee;
use ieee.std_logic_1164.all;

entity practice1 is

    port (
        led_out : out std_logic);

end practice1;

architecture rtl of practice1 is

begin

    -- LEDはLOWで点灯するように回路が構成されて
    -- いるためstd_logic型の0を出力する。これ
    -- を1にすると消灯する。
    led_out <= '0';

end rtl;
```

(a) LEDを点灯する

```
library ieee;
use ieee.std_logic_1164.all;

entity practice1 is

    port (
        led_out : out std_logic);

end practice1;

architecture rtl of practice1 is

begin

    -- LEDはLOWで点灯するように回路が構成されて
    -- いるためstd_logic型の0を出力する。これ
    -- を1にすると消灯する。
    led_out <= '1';

end rtl;
```

(b) LEDを消灯する




図3-2
VHDLの言語構造