| page | 誤 | 正 |
| p.13 第11行目 | Appendix B ループ・フィルタ設計のための正規化グラフ・・・・304 索引・・・・・316 |
Appendix B ループ・フィルタ設計のための正規化グラフ・・・・304 各社4046の発信周波数−制御電圧特性・・・・・313 索引・・・・・316 |
| p.17 第29行目 | VCOの出力Bははじめは8kHzのままです．したがって，Aの立ち上がりから | VCOの出力Bははじめは8kHzのままです．それから，Aの立ち上がりから |
| p.39 第11行目 | そして，OPアンプでは負帰還が発振などのトラブルなく施せるように， | そして，OPアンプでは負帰還を発振などのトラブルなく施せるように， |
| p.64 <図2-14> (b)シミュレーション結果 図中 | 平均では位相が0°に向かう | 平担では位相が0°に向かう |
| p.104 <図3-26> 25〜50MHz PLLシンセサイザの回路 図中補足 |  |
 |
| p.117 <図3-34>(b) 位相比較器の特性を簡略化する |  |
 |
| p.117 <図3-34>(c) キャプション | ボーデ線図 | シミュレーション結果 |
| p.118 第8行目 | このロック時間は実際の計測データ写真3-16(b)と大差ない結果になっています． | このロック時間は実際の計測データ写真3-15(b)および写真3-16(b)と大差ない結果になっています． |
| p.119 第7行目 | 人間に理解しやすい形に変換し，図示しているのがオシロスコープです． | 人間に理解しやすい形に変換し，表示しているのがオシロスコープです． |
| p.153 第15行目 | 残念なことに現在は製造中止になっています．唯一残っている(と思われる)高速/高精度位相比較器が図4-23に示す | 残念なことに現在は製造中止になっています．代わりにマキシム社からMAX9382とMAX9383が発売されています．また，ECLの位相比較器として使いやすいのが図4-23に示す |
| p.153 第21行目 | 具体的な使用例は第6章の6.4項で説明しています． | 具体的な使用例は第9章の9.4項で説明しています． |
| p.181 <図5-26> (a)TV/BSチューナ，通信用 図中 | 1SV211，1SV215 | 1SV161，1SV215 |
| p.186 <図5-31>(d) 基本波VCXO 図中 | FCZ3R5 L1 0.1μH |
FCZ3R5 L1 10μH |
| p.229 <図8-8>(d) ESRが小さくないと雑音低減には効果がない | ESR ： 電界コンデンサに含まれる直列等価抵抗 | ESR ： 電解コンデンサに含まれる直列等価抵抗 |
| p.229 第3行目 | 出力周波数の可変範囲を10倍確保したり，PPL方式で直線性のよいF−Vコンバータを実現するには， | 出力周波数の可変範囲を10倍確保したり，PLL方式で直線性のよいF−Vコンバータを実現するには， |
| p.230 <図8-10>(b) 発振周波数−制御電圧特性 |  |
 |
| p.239 <図8-20>キャプション | 基本PLL回路の10k〜100kHz出力のスペクトラム | 基本PLL回路の1M〜10MHz出力のスペクトラム |
| p.254 <図8-37> ロック・スピードを速くする方法 図中 |  |
 |
| p.279 第4行目 | 100MHz〜200MHzをカバーすることにして，周波数分解能は10kHzになります． | 100MHz〜200MHzをカバーし，周波数分解能は10kHzになります． |
| p.304 見出し | Appendix B ループ・フィルタ設計のための 正規化グラフ |
Appendix B ループ・フィルタ設計のための 正規化グラフ 付：各社4046の発振周波数−制御電圧特性 |
| p.313 <図B-10>(b) RCA(CD4046BE，電源電圧15V) 図中 | Vcc：5V 出力周波数−制御電圧特性 R：10k C：1000p | Vcc：15V 出力周波数−制御電圧特性 R：10k C：1000p |
Copyright 1997-2004 CQ Publishing Co.,Ltd.