Design Wave Basicシリーズ |
ダウンロード・サービスご利用者各位 |
アーカイブの内容 |
フォルダ名
|
ファイル名
|
関連する図,リスト番号
|
備考
|
Chapter_3 | list3_1.vhd |
リスト3-1 (p.30)
|
―
|
list3_2.vhd |
リスト3-2 (p.32)
|
―
|
|
list3_3.vhd |
リスト3-3 (p.33)
|
―
|
|
Chapter_4 | zu4_8_a.vhd |
図4-8(a) (p.74)
|
―
|
list4_1.vhd | リスト4-1 (p.75) |
―
|
|
list4_2_a.vhd | リスト4-2(a) (p.75) |
―
|
|
list4_2_b.vhd | リスト4-2(b) (p.75) |
―
|
|
Chat.vhd | 図4-10,図4-11 (pp.76-82) | Chatプロセッサの記述例 | |
Chapter_7 | I2FAuto.vhd | 図7-6 (p.147) | I2F回路の記述例 |
I2FDetail.vhd | 図7-6 (p.147) | I2F回路の記述例 | |
FloatLib.vhd | リスト7-1 (p.148) |
―
|
|
BarrelShiftLeft23.vhd | 図7-7 (p.150) |
―
|
|
BarrelShiftRight24.vhd | 図7-8 (p.151) |
―
|
|
Multiply23.vhd | 図7-9〜7-11 (pp.152-155) | 浮動小数点数積算の記述例 | |
Multiply27.vhd | 図7-9〜7-11 (pp.152-155) | 浮動小数点数積算の記述例 | |
FAddAuto.vhd | 図7-12 (p.156) | 浮動小数点数加算の記述例 | |
Norm31.vhd | 図7-17 (p.158) | 正規化の記述例 | |
Square23.vhd | 図7-15 (p.159-160) | 浮動小数点数2乗演算の記述例 | |
Square23FC.vhd | 図7-15 (p.159-160) | 浮動小数点数2乗演算の記述例 | |
FDiv1.vhd | リスト7-20 (p.167) | 1ビットずつ計算する割り算回路の例 | |
FDiv2.vhd | リスト7-2,図7-22 (p.171-172) | 2ビットずつ計算する割り算回路の例 | |
FDiv3.vhd | リスト7-3,図7-26 (p.173-177) | 3ビットずつ計算する割り算回路の例 | |
FDiv4.vhd | リスト7-4,図7-27 (p.178-179) | 4ビットずつ計算する割り算回路の例 | |
Appendix_1 | EDIDemulation.vhd | リスト1〜5 (pp.183-191) |
―
|
Appendix_2 | BitAdder.vhd | リスト1〜2 (pp.198-199) |
―
|
著作権 |
免責 |
(2)プログラムやデータにバグや欠陥があったとしても,著作権者とCQ出版(株)は,修正や改良の義務を負いません.
サンプルのVHDL記述は,基本的にアルゴリズムの処理手順や構成を説明するためのもので,実際にLSI化して使うことを想定した記述ではありません.あらかじめご了承ください.
---------------------------------- 以上 ---------------------------------------
DWB5LISTS.lzh :33Kバイト
Copyright(C) 1997-2006 CQ Publishing Co., Ltd.