

第1章

プログラマブル・デバイスで 論理設計を学ぼう

1.1 LSI設計技術を身に付ける

ハードウェア設計では、回路図が広く用いられています。しかし、最近のデジタルLSI (large scale integrated circuit ; 大規模集積回路)設計では、ハードウェア記述言語 (HDL : hardware description language)を使用するのが一般的です。

HDLにはいくつかの種類があります。例えば、ソフトウェア開発で広く用いられているC言語やJavaをベースとした言語を使うこともあります。しかし、LSI設計の現場で広く用いられているのはVerilog HDLとVHDLです。

● 1.1.1 言語設計の考え方

複数の方式が普及し始めると、どちらが良いかという議論がかならず出てきます。LSI設計においても、Verilog HDLが良いか、VHDLが良いかとよく議論されています。

Verilog HDLでもVHDLでも、LSIを設計するのに問題なく利用できます。従って、多少でも言語による設計の経験があるのであれば、その言語で設計すればよいと筆者は考えます。

ここで、言語で記述した回路を実際の回路に変換するための開発ツールのことを忘れてはなりません。開発ツールには高価なものが多く、技術サポートや協力会社との連携の問題などから、企業では設計手法や使用する開発ツールが決められているのが一般的です。そして、デジタル民生機器などで使われるASIC(application specific integrated circuit ; 特定用途向けIC)と呼ばれるLSIの設計では、Verilog HDLが広く用いられています。

ASIC設計を前提とするか、もしくはその可能性があるなら、Verilog HDLは必須の言語です。逆に言えば、今に限らず将来でも、ASIC設計を行う可能性がある場合や、将来LSIを設計してみたいが何を学べばよいか悩んでいる場合には、Verilog HDLの学習をオススメします。

Verilog HDLは、LSIの検証を効率良く行うために企業によって開発された言語がベースとなっており、それがIEEE 1364として標準化されました。

LSIを言語で設計するというイメージしにくい方もいるかもしれません。そこで、Verilog HDL

もソフトウェアと同じように、LSIを動かすためのプログラミング手法の一つだと考えればよいでしょう。プログラムを実行する部分が「CPU」と呼ばれているかいないかという違いだと考えれば、なにも難しいことはありません。

Verilog HDLによるハードウェアの開発は、比較的敷居が低く、ソース・コードも読みやすく、必要最低限の言語知識で始められます。

● 1.1.2 Verilog HDL設計の学び方

Verilog HDLによる設計技術を学習するにあたり、言語仕様書の隅から隅まですべて覚える必要はありません。実際に、言語仕様のうちのごく一部の知識があれば、ある程度の設計ができてしまいます。

ある目的を達成しようとしたとき、いくつかの方法が用意されていることが普通です。ですから、「どれが正攻法なのか」というのは、個人のスタイルにもよりますし、押し付けられるべきことでもありません。自分のペースで学習するのがいちばんです。

ただし、企業では「記述スタイル」や「記述ガイドライン」といった記述に対する作法が用意されていることがあります。これは守るようにしましょう。現実的には、何かしらの指針となる参考書を片手に、学習を進めていくのがよいでしょう。また、解説書を読むだけの机上の知識だけではなく、実機に触れながら学習することをお勧めします。

● 1.1.3 経験しながら技術を身に付ける

プラモデルは組み立てに失敗しても作り直すことができました。そして、何度も失敗しながら繰り返し組み立てることで、上手に作る技術を身に付けていったものです。

しかし製品開発では、限られた納期の中で不具合を出さないようにしなければなりません。製品の市場への投入が遅れば、商機を逃してしまいます。製品の多彩な機能を実現する心臓部のLSIは、回路規模が大きく設計難易度が格段に高くなります。1億円を超える製造費がかかる場合もあり、何度も作り直すことなどできません。販売後にトラブルが起きてしまったら、ばく大な回収費用がかかってしまうかもしれません。

それでは、LSI設計技術を身に付けるにはどうしたらよいのでしょうか。プラモデルを組み立てるように、何度も繰り返しながら経験を積み、ときには失敗しつつ、技術を身に付けることはできないのでしょうか。

そこで注目するのが、プログラマブル・デバイスというLSIです。

1.2 プログラマブル・デバイスの特徴

プログラマブル・デバイスとは、内部の回路構成を設計者が手元で決めることができ、多くの場合、再設計も可能なLSIです。PLD (programmable logic device)とも呼ばれます。

内部構造や特徴から、FPGA (field programmable gate array), CPLD (complex programmable