


コンピュータ・システム 技術学習キット 活用通信

山武 一朗



第9回(最終回) M32R ソフト・コア用プログラム作成事例

前回は M32R ソフト・コアを A/V プロセッサに実装するところまで解説しました。今回はそのハードウェア上で動作するソフトウェアの作成方法について解説します。

1 M32R ソフト・コアの プログラム・デバッグ環境

● JTAG デバッグ環境を用意

前回の連載で掲載したブロック図でもわかるように、本キットに添付予定の M32R ソフト・コアからは CPU デバッグ用の JTAG 信号が出力されています。この信号は JTAG とは呼びませんが、FPGA の JTAG 端子とは別物の端子である点に注意が必要です。本評価ボードでは A/V プロセッサや I/O プロセッサなどの FPGA の JTAG 端子がカスケード接続されていますが、ここにソフト CPU コアの JTAG 信号を接続することはできません。

この JTAG 信号を FPGA の I/O ピンに接続してコネクタとして引き出せば、市販されている M32R 用の JTAG デバッガを接続してデバッグすることができます〔図 1(a)〕。

さらに本キットでは、より安価にデバッグ環境を構築できるよう、M32R ソフト・コアの JTAG を、PC/AT 互換機の LPT ポート経由で制御できるしくみを用意しています〔図 1(b)〕。

● Linux/Cygwin/Windows ネイティブの各環境に対応

本キットには、M32R ソフト・コア用のソフトウェア開発環境として、Linux 用と、Windows + Cygwin 用の GCC と GDB、および SDIServer(後述)が用意されています。また現在、Cygwin などのインストールを必要としない Windows ネイティブ

環境用の開発環境も準備中です。

今回は Windows + Cygwin 用の環境を使いました。なお、Cygwin インストール時には、ioperm もインストールするようにしてください(SDIServer が LPT ポート・アクセス時に必要)。パッケージの選択で devel をフルインストールすれば、いっしょにインストールされます。

● M32R 用 GDB を JTAG 接続


本学習キットに添付されている開発環境の特徴として、M32R ソフト・コアを JTAG を使ってデバッグできるという点が挙げられます。

SDIServer とは、PC/AT 互換機の LPT を経由して M32R ソフト・コアの JTAG を制御するために必要なソフトウェアです。SDIServer は GDB プロトコルを理解するので、M32R 用の GDB を起動し SDIServer と接続することで、M32R ソフト・コアの JTAG デバッグが可能になります。図 2 に M32R 用 GDB の起動時のメッセージ表示のようすを示します。

● M32R ソフト・コア評価版の制限


本学習キット添付の M32R ソフト・コア評価版の制限として、起動後連続十数時間が経過するか、SDIServer と接続状態でないと CPU コアが停止するという点があります。SDIServer は PC/AT 互換機上で動作するソフトウェアなので、ターゲット・ボードを必ず開発用 PC と接続した状態でないと、CPU コア上でプログラムを走らせることができないわけです。

評価版 IP コアの制限として一般的なのは、インストールから数か月でライセンスが切れるといったものや、内部でクロッ



(a) CPU コアの JTAG 信号を FPGA の I/O ピンに出力する

図 1 M32R ソフト・コアの JTAG デバッグ環境



(b) PC/AT 互換機の LPT ポート経由で CPU コアの JTAG を制御する

```

$ m32r-linux-gdb[リターン]
GNU gdb 6.4.50.20060110-cvs
Copyright (C) 2006 Free Software Foundation, Inc.
GDB is free software, covered by the GNU General Public License, and you are
welcome to change it and/or distribute copies of it under certain conditions.
Type "show copying" to see the conditions.
There is absolutely no warranty for GDB. Type "show warranty" for details.
This GDB was configured as "--host=i686-pc-cygwin --target=m32r-linux".
(gdb) target m32rsdi[リターン]
Remote m32rsdi connected to M32R/VDEC2_CQ
(gdb)

```

図2
M32R 用GDB の起動のようす

クをカウントして、起動後 30 分や 1 時間といった時間が経過したら停止するというものです。しかしこの制限では、学生や技術者の教育カリキュラムでの採用が難しいといった問題や、規定時間以上の連続動作ができないため、非常に使いにくいものがあります。

しかし CPU コアの場合、しかも開発/評価用を前提としたものであれば、必ずコンパイラ/デバッガなどのソフトウェア開発環境をターゲット・ボードと接続した状態で使うのが一般的

です。本 M32R ソフト・コア評価版では、このスタイルで使用している限りは、起動後の連続動作時間も十分長いので機能的な制限はほぼないと言ってもよいでしょう。

2 M32R ソフト・コア用 サンプル・プログラムの作成

今回は、連載第 4 回と第 5 回(2006 年 5 月号, 6 月号掲載)で紹介した、LED の点灯制御とディップ・スイッチの状態の読み

Column システム制御用 CPLD の設計

図 1(b)を見ると、LPT の各信号は直接 FPGA には接続されておらず、システム制御用の CPLD を経由していることがわかります。この接続形態は評価ボードの回路構成上、変更することはできません。

M32R ソフト・コアの JTAG 信号は合計 6 本の信号が必要になります。しかし、システム制御用 CPLD と A/V プロセッサの間は、CPLD の先に接続されているフラッシュ・メモリにアクセスするために必要とされる信号しか接続していません(図 A)。

そこで、A/V プロセッサに M32R ソフト・コアを使い、JTAG 信号を LPT 経由で制御する場合は、システム制御用 CPLD と A/V プロセッサの間の信号を図 B のように変更します。

標準的な使い方では、アドレス・バスは A23 ~ A1(フラッシュ・メモリは 16 ビット幅で使うため)の 23 本ありますが、これをアドレスの上位と下位の 2 回に分け、時分割で出力するようにします。




図 A システム制御用 CPLD と A/V プロセッサ間の標準的な接続信号

今回はアドレス・バスとして ROM_A16 ~ A1 と、アドレス上位/下位選択信号として ROM_ASEL という信号を割り当てました。そして、残りの信号 6 本を M32R ソフト・コアの JTAG 信号として割り当てました。

M32R ソフト・コアを実装する A/V プロセッサのフラッシュ・メモリ・アクセス回路や I/O ピン定義を変更するのはもちろんですが、システム制御用 CPLD の中身も書き換える必要があります。しかし本学習キットは、システム制御用 CPLD の HDL ソースも公開しているので、CPLD と A/V プロセッサの間の接続信号の変更も自由に行うことができます。




図 B M32R ソフト・コアを LPT 経由で JTAG 制御する場合の接続信号