


組み込みシステム 開発評価キット 活用通信



山武 一郎

第4回 ビッグ・エンディアンとリトル・エンディアンの両方へ対応するには

組み込み開発評価キットはさまざまなバスやインターフェースを実装しています。また、FPGA に実装するソフトCPUコアや、将来発売が予定されているオプションCPUカードなど、さまざまなアーキテクチャのCPUを接続可能です。これらの中には、エンディアンの違いから、アドレス・バスやデータ・バスをそのままつないだだけではうまくデータをやりとりできないものもあります。

今回は、BLANCAシステムでこのエンディアンの違いをどのように吸収しているのかについて解説します。

1. ビッグ・エンディアンとリトル・エンディアン

バイトとワード

まずは、エンディアンについて正しく理解する必要があるでしょう。そのためには、バイトやワードといった用語を整理する必要があります。

ほとんどのシステムで1バイトは8ビットです。しかしワー

ドの場合は、システムによってビット数が異なることがあります。一般的にデータ・バス幅が16ビットの場合は16ビットで1ワード、32ビットの場合は32ビットで1ワードと呼びます。また、16ビットを1ワードとした場合は32ビットをダブル・ワード(またはロング・ワード)、32ビットを1ワードとした場合は16ビットをハーフ・ワード(またはショート・ワード)などと呼びます。

エンディアンとは何か

ここに1ワード32ビット幅のシステムがあったとします。扱う値が32ビットで表現できる範囲のみで、すべての空間に対してワード・サイズでのみアクセスする場合は、エンディアンの概念は存在しません。しかし、1ワードのうちの一部の16ビット、または8ビットにアクセスすることを考えた場合、そのバイト位置とアドレスの関係について、エンディアンの違いを考える必要があります。

一般的に、エンディアンとは多バイトからなる値をバイト単位で格納する場合の順番を示し、値のMSB側を低位アドレス側に格納するビッグ・エンディアン(Big Endian)と、LSB側を

エンディアン	CPU内のレジスタの状態	メモリの状態(バイト幅表記)	CPUアーキテクチャ例
リトル・エンディアン (バイトの並びもビットの並びもリトル・エンディアン)	MSB ビット 31 24 23 16 15 8 7 0 12h 34h 56h 78h LSB	アドレス + 0 78h 低位側 + 1 56h + 2 34h + 3 12h 高位側	80x86, ARM ^注 など
バイトの並びはビッグ・エンディアン ビットの並びはリトル・エンディアン	MSB ビット 31 24 23 16 15 8 7 0 12h 34h 56h 78h LSB	アドレス + 0 12h 低位側 + 1 34h + 2 56h + 3 78h 高位側	680x0, MIPS ^注 , SH ^注 など
バイトの並びもビットの並びもビッグ・エンディアン	MSB ビット 0 7 8 15 16 23 24 31 12h 34h 56h 78h LSB	アドレス + 0 12h 低位側 + 1 34h + 2 56h + 3 78h 高位側	PowerPC, MicroBlaze, M32R など

図1 ビッグ・エンディアンとリトル・エンディアン

注：両エンディアンに対応するハイ・エンディアンのCPUもある




図2 32ビット・データ・バスにおける8/16/32ビット・サイズのアクセスのようす

低位アドレス側に格納するリトル・エンディアン(Little Endian)の2種類に分けられます。

さらに厳密にいうと、ビットの並び順について区別する場合もあります。数字の大きいほうをLSBとする場合をビッグ・エンディアン、数字の小さいほうをLSBとする場合をリトル・エンディアンとして区別します。

ビッグ・エンディアンとリトル・エンディアンの違いと、代表的なCPUアーキテクチャがいずれに分類されるかを図1に示します。ビット並びとバイト並びの組み合わせを考えると、ビットの並びがビッグ・エンディアンで、バイトの並びがリトル・エンディアンというパターンも考えられますが、そのようなアーキテクチャのCPUやシステムは見たことがないので、図1からは除外しています。

なお、モード切り換えでリトル・エンディアンでもビッグ・エンディアンでも動く場合は、バイ・エンディアンと呼ばれます。

32ビット・データ・バスにおける各サイズでのアクセス

図1で、ビット並びもバイト並びもビッグ・エンディアンの例を示しました。しかし、一般的にビットの並びは数字の大きいほうをMSBと表記したほうが理解しやすいと思うので、以降で単にビッグ・エンディアンと表記した場合は、ビットの並びはリトル・エンディアン、バイトの並びはビッグ・エンディアンの場合を指すこととします。

表1 各種バス/インターフェースのエンディアン

バス種類	バス幅	エンディアン	アドレス	バイト選択
ローカル・バス	32ビット	バイ・エンディアン	メモリ空間のみ A31 ~ A0	バイト・イネーブル4本
PCIバス	32ビット	リトル・エンディアン	メモリ空間は A31 ~ A2, I/O空間は A31 ~ A0	バイト・イネーブル4本 (C/BE#[3]~ C/BE#[3])
Compact Flash	16ビット	リトル・エンディアン	メモリ空間, I/O空間とも A10 ~ A0	チップ・イネーブル2本 (CE1#, CE2#)

(a) 評価ボード搭載の各種バスのエンディアン




図3 バイト単位バッファに対して32ビットでアクセスした場合

図2に、データ・バス幅が32ビットのシステムにおいて、8/16/32ビットの各サイズでアクセスした場合のデータ・バスのフォーマットを示します。オフセット+0に8ビットでアクセスする場合、リトル・エンディアンではビット7~0のバイト位置が、ビッグ・エンディアンではビット31~24のバイト位置が使われます。16ビットでアクセスする場合も同じです。このようにエンディアンが異なると、32ビット幅のうちのどちら側から使うかによって、方向が逆になるわけです。

しかし、32ビット幅のデータ・バスに対して32ビット・サイズでアクセスする場合は、エンディアンが異なってもデータ・バス上のバイトの並びに違いはありません。

バイト単位バッファに対してワード・アクセスした場合 char型の配列など、バイト単位バッファに対して32ビット・サイズでアクセスした場合も注意が必要です。図3にこの場合のレジスタの値を示します。ビッグ・エンディアンのときは11223344hとなりますが、リトル・エンディアンでは44332211hと、バイト並びが逆順になります。

2. 各種バス/インターフェースのエンディアン

各種バス/インターフェースのエンディアン

表1に、本評価キットに採用されている各種バス/インター

インターフェース	種類
Ethernet	ビッグ・エンディアン
USB	リトル・エンディアン
ATAPI	リトル・エンディアン
MMCカード	ビッグ・エンディアン

(b) 評価ボード搭載の各種インターフェースのエンディアン