

# システム・アーキテクチャ “あれこれ”座談会

リードダミー※組み込み向け OS である ITRON では、メモリ容量の制限やリアルタイム性への要求から、デバイス・アクセス部をアプリケーション・プログラム内に記述することが多かった。しかし現在、トロン協会 デバイス・ドライバ検討会では、ITRON においてもデバイス・ドライバの枠組みを導入し、移植性や再利用性を高めている。本稿では、ITRON 仕様におけるデバイス・ドライバ構想について、実際のプログラムを示しながら解説する。

(編集部)

編集部

某月某日、場所は東京都豊島区巣鴨駅前にあるとある喫茶店。今日は「組み込みシステム開発評価キット」(愛称「BLANCA」、写真1)の開発にかかわった筆者陣が集まって、何やら座談会が行われています

**担当編集者**(以下“編”)：「皆さんお忙しいところお集まりいただきまして、ありがとうございます。今日はBLANCAシステム・バスの次期バージョンの仕様について、いろいろ意見交換や仕様検討を行っていきたいと思います。ええ～と、皆さん一堂に会したことは、まだなかったでしたっけ? ではまず自己紹介を...」

**井倉 将実氏**(以下“井”)：「BLANCA 全般の設計を担当しました井倉です。今はBLANCAにVirtex-4FXを載せてPowerPCコアをいじってます」

**大牧 正知氏**(以下“大”)：「MicroBlaze 担当の大牧です。EDK 9.2の登場でMicroBlazeや周辺コントローラが強化されているので、今回はそれをBLANCAに実装しました」



写真1 組み込みシステム開発評価キット

**佐藤 達之氏**(以下“佐”)：「オリジナルの16ビット・コアMR16や、これを内蔵したインテリジェントPS/2ホスト・コントローラを担当しました佐藤です。今回はBLANCAにPlasmaを移植してみました」

**浅井 剛氏**(以下“浅”)：「BLANCAにAltera社のFPGAを載せてNiosからBLANCAを制御してみました、浅井です」

**山武 一郎氏**(以下“山”)：「BLANCAの各周辺コントローラを担当しています山武です」

## ソフト・マクロCPUコア実装秘話?!

**編**：「当初のMicroBlazeシステムでは、グラフィックス画面を表示しながらSDRAM上でプログラムを実行させると、画面がちらついたちゃったりしましたね(写真2)」

**大**：「当初使っていたSDRAMコントローラ(MCH\_OPB\_SDRAMC)は、MicroBlazeコアと同じクロック周波数でしかSDRAMを駆動できなかったの、サンプルでは48MHzでSDRAMを動かしていたんですよ」

**井**：「遅いねえ～」

**大**：「VGA解像度のドット・クロックには25MHzを使っているの、フル・カラー表示をしようものならSDRAM帯域の7、8割がCRTコントローラに使われてしまう計算になります。さらには、このマルチポートSDRAMコントローラはポートごとの帯域の設定ができなかった...」

**佐**：「それでSDRAM上でMicroBlazeのプログラムを走らせてしまうと、CRTコントローラの読み出しが間に合わず、画面がちらついてたんですね」

**大**：「でも、今度のEDK 9.2に添付のマルチポートSDRAMコントローラ(MPMC3)なら大丈夫です! MicroBlazeコ



(a) ちらついている状態



(b) 正常状態

写真2 グラフィックス画面表示例

アを 48MHz で動かしても SDRAM は倍の 96MHz で駆動できますし、ポートごとに帯域設定ができるので、たとえ SDRAM を 48MHz で動かしても、CRT コントローラの読み出しを最優先に設定することで、画面のちらつきがなくなります」

**佐**：「Plasma を実装したときも、SDRAM 周りには苦労させられましたよ」

**編**：「私が『やっぱりキャッシュ付けないと！』とあおりましたからね(笑)」

**佐**：「それもあります(^\_^;)、MicroBlaze のように初めから実装するデバイスを想定して設計されているわけではない、汎用のソフト CPU コアですから、Spartan-3 に実装しても動作周波数が 20 数 MHz 程度なんですよ。そんなところにシングル・アクセスの BLANCA システム・バス経由で SDRAM にアクセスしようものなら、実質数 MHz 動作の CPU になってしまいますからね。キャッシュを付けないと話にならないですよ」

**浅**：「キャッシュ・コントローラまで自前で作られたり、ベンチマークの結果なども興味深いですね」

**編**：「キャッシュと言えばその昔、某パソコン用のセカンド・キャッシュ・ボードを個人で設計製作された井倉さんは、キャッシュ・コントローラには一家言あるかと思いますが...」

**井**：「そんなこともありましたね(笑)。あのボードはダイレクト・マップでしたが、n ウェイ・アソシアティブだと普通は 2 ウェイとか 4 ウェイですが、回路規模と性能の間をとって 3 ウェイ・キャッシュとか、キャッシュを作られているときに私とメールでやりとりさせていただきました

が、面白かったですよ」

**佐**：「ベンチマークも取ってみましたが、定量的な性能評価って難しいですね。以前から興味はあったんですが、今回初めてキャッシュを設計してみて、あらためて奥の深さを実感しました」

#### DRAM コントローラいろいろ

**編**：「MicroBlaze システムの SDRAM コントローラを取り替えたり、Plasma の実装に当たり SDRAM コントローラの構成を大きく変更したりしましたが、CPU コアだけでなく、DRAM コントローラもやはり重要なポイントですか?(図1)」

**山**：「RAM をプログラム・メモリだけでなくフレーム・バッファとしても使う UMA( Unified Memory Architecture )の場合は特に重要ですね」

**井**：「LCD コントローラを内蔵するマイコンだと、転送頻度が高いのでシステム・バスとは別経路のバスが用意されていて、DRAM コントローラがマルチポートになっているものが多いですね」

**佐**：「中には割り切った設計になってて、ポートが分かれていなくてバス制御部分を共有している LCD コントローラを搭載したマイコンも見覚えがありますよ」

**山**：「フレーム・バッファとして使う DRAM そのものが結局はシングル・ポートなわけだし、システム・バスのアービタがちゃんと面倒見てくれるなら、DRAM コントローラがマルチポート化する必要はないってわけか」

**浅**：「対応している LCD の表示色数が少ないとか、解像度があまり高くない場合は、それほど帯域を必要としないから...というのもあるでしょうね」

Pro

1

App1

2

3

4

App2

5