

MIPSソフト・マクロ CPUコアPlasmaの実装事例

ここではオープン・ソースであるソフト・マクロのCPUコアとして、MIPS互換のPlasmaを実装してみる。FPGAのブロックRAMだけでなく、外部メモリのフラッシュROMやSDRAMの上
に命令やデータを配置した場合でもCPUを効率良く動かせるように、キャッシュ・メモリやバス
ト転送対応マルチポートSDRAMコントローラなどを実装した。

(編集部)

佐藤 達之

組み込みシステム開発評価キット(通称「BLANCA」)では、A/Vプロセッサに内蔵できるソフト・マクロのCPUコア(以下、ソフトCPUコア)としてMicroBlazeとM32Rをサポートしています。しかし本キットに同梱されているものには、開発環境が評価版であるなどの制限があります。

また、CPUのHDLソースは公開されておらず、ネットリストで提供されるソフトCPUコアとなります。本キットの趣旨を考えると、ソフトCPUコアもHDLで記述されたものを実装してみたいとなります。

そこで今回は、既存のオープン・ソースのソフトCPUコアをBLANCAシステムへ実装してみました。

I. Plasma 基本実装編

1. 設計に当たっての検討

オープン・ソースの課題と問題点

オープン・ソースのCPUコアを利用するに際して、検討すべき事柄を幾つか挙げてみます。

1) ライセンスの確認

オープン・ソースで公開されているからといって、すべてがフリーというわけではありません。Public Domain, GPL, LGPL など、フリーウェアとしてよく知られたライセンス方式もありますが、商用利用の禁止や断りなしの再配布を禁止するものも見かけます。

普通は添付ドキュメントかソース・リストの冒頭にライセンス方式が書いてあるので、用途によってはどのようなルールが適用されるのかをしっかりと確認しておく必要があります。

2) 工業所有権

ソフトCPUコアに限ったことではありませんが、フリーウェア・ライセンスをもつものが、それを使用する権利

で保障しているということではありません。例えばプロセッサにはさまざまな技術特許があります。採用したオープン・ソースのCPUコアがこれに抵触していた場合、特許使用料が利用者に請求される可能性も考えられます。

MIPSアーキテクチャでは、ワード・アラインメントの取れていないデータを二つの組み合わせ命令でロード/ストアできる特許(米国特許は2006年12月で期限切れ)について、過去にMIPS Technology社が著作権侵害の提訴を行ったことがあります。そのため、フリーのMIPSコアではこの特許に関連した命令を故意に実装しない例が見られます。

3) 互換性と信頼性

オープン・ソースのCPUコアの多くは、プロセッサの学習や趣味を目的として作られていることが多く、十分な互換性テストが行われていない場合があります。特に実装例や歴史が浅いものには信頼性は期待できないので、「コアにバグがあったら自力で修正する!」といった覚悟が必要かもしれません。割り込み受け付けのタイミングなど、例外的なシーケンスには特に注意が必要です。

表1 Plasmaの互換性とBLANCAシステムへ実装した際の対応方法

Plasma コア(mlite_cpu)の仕様	Plasma における対応	BLANCA 版 Plasma における変更と対応
LWL, LWR, SWL, SWR 命令が未実装	GCC の場合、通常のコードでは出力されないとして未対応	未実装命令を出力しないパッチが施された YACC 用 GCC コンパイラを使用する
多くのコプロセッサ・レジスタが未実装	未対応	未対応
EPC レジスタには例外発生アドレスの次のアドレスが格納される	割り込みサービス内で、EPC レジスタから 4 減算することで復帰アドレスを取得する	左記に同じ
割り込み許可レジスタが、スタック構造になっていない	割り込み禁止状態で SYSCALL 命令や BREAK 命令は実行しないなど、割り込み禁止状態で例外割り込みを発生させない	Plasma コアを変更して、MIPS に合わせた
リセット例外ベクタが 0000_0000h である	Plasma オリジナル仕様	コア外部から指定するようにして、MIPS と同じ BFC0_0000h に変更した
一般例外ベクタが 0000_003Ch である	Plasma オリジナル仕様	コア外部から指定するようにして、特殊レジスタで任意アドレスを設定可能にした
外部バスが、独自の単一クロック・サイクルである	Plasma オリジナル仕様	CPU 内部デバイスは Plasma のバス仕様に合わせ、ブリッジ回路を経由して BLANCA システム・バスとインターフェースした
リード・サイクルで有効なバイト・イネーブル信号がない	システムとして不要なので実装されていない	Plasma コアを変更して、バイト・イネーブル信号を追加した
エンディアン指定は mem_ctrl.vhd 内の ENDIAN_MODE コンスタント値で指定する	ビッグ・エンディアン	ビッグ・エンディアン

4) 処理速度

ASIC 用として設計された既存の CPU コアの動作に基づいて汎用 HDL で記述されたソフト CPU コアは、設計段階から FPGA に特化したプリミティブ・セルを駆使する FPGA ベンダ提供の専用ソフト CPU コアと比べると、回路規模および動作速度の両面で劣っているのが一般的です。これらの課題から、商用利用においては FPGA 上にオープン・ソースのソフト CPU コアを採用するメリットは少ないと思います。しかし、学習や実験、研究、個人利用においては大変興味深いテーマであると思います。

CPU コアの選択

今回はバス周りの設計が主になるため、CPU コアは最小の作業で確実に動作することを第1条件としました。

参考文献(1)や(2)では MIPS-I 命令セットに基づくソフト CPU コアの回路規模や実行速度の評価がインターネット上などで公開されており、MIPS コアを選定する際には参考になります。

その中で Plasma システムは Steve Rhoads 氏が OPEN CORES.ORG(<http://www.opencores.org/>)で公開している MIPS コアです。Plasma のソース・リストやモジュール構成図、命令表などが公開ページから入手できます。今回はこれを使用させていただくことにしました。

表1に Plasma の互換性に関する問題や BLANCA システムへ実装する際の対応方法を示します。

選定段階では、参考文献(2)で公開されている同じ MIPS コアの YACC(キャッシュ付き Wishbone モデル)が最有力候補でした。キャッシュ・メモリに Wishbone 仕様の外部バスが採用され、筆者がなじみのある Verilog HDL で記述されている点、そして著作者が日本人である点など、好条件でした。しかし、筆者がテストした時点では手元の FPGA 上でうまく動作させることができず、今回は採用を見送りました。

なお、この記事の執筆中に OPENCORES.ORG で公開されている同じく MIPS コアである uCore がアップデートされたようで、MMU やキャッシュ・メモリ、Wishbone バスなどがサポートされたと記載されています。URL が間違っているのかリンクからはダウンロードはできませんでしたが、こちらも魅力的なコアになっているようです。

以下に Plasma を選択した主なポイントを示します。

1) 外部バス・インターフェースが一本化されている

一般的な MMU/キャッシュをもつ 32ビット RISC は図 1(a) のようなバス構成ですが、Plasma では図 1(b) のようになっており、MMU とキャッシュを省略した感じになります。CPU のローカル・バスは 1 本で、MMU とキャッシュをもつ CPU とインターフェースは変わりません。

これに対して図 1(c) は学習目的や命令実行ユニットの単体評価でよく見かける最小システムのバス構成です。命令バスとデータ・バスは切り離されたままなので、ローカ