

連載第2回の今回は,前回(2008年7月号,pp.152-158)の解説で生成したシリアルATAのトランシーバ部分を シミュレーションさせる.そして,実機(Virtex-5 LXT)に実装して動作を確認する. (編集部)

PHY ANA TEST

(SATA HOST)

PHY\_ANA\_TEST (SATA \_DEVICE)

DCM CLK

1. シミュレーションでの確認

FPGA 用に生成したトランシーバ・モデルの動作をシ ミュレーション上で確認します.通常の設計には,必ず他 者(他社)に依存する部分のモデルと自分自身に帰する設 計部分があります.まず他者依存部分を何らかの手段で再 確認して,自分の理解が誤っていないかどうかを確認する プロセスが必要です.トランシーバ・モデルのシミュレー ションや実機確認はこのプロセスに相当し,これを確認す ることにより,当該 FPGA がシリアル ATA に対応してい るか否かを自分自身で再認識できます.

このテストにおける FPGA\_top 配下の構成は図1のよう になります.

PHY アナログ部 (FPGA トランシーバ) とそれらを動作

FPGA\_top (phy\_ana\_fpga)

core\_rst0

phy\_rst

core rst1

SATA PHY dual TOP

させる最低限のモジュール (PLL を含む),およびテスト用 モジュール (PHY\_ANA\_TEST)を含みます.PLL (DCM\_ CLK) は通常の機能なので,各 FPGA の Wizard で生成し ます.これらはトランシーバと同じ理由で共通の外枠 (wrapper)で囲みます.ポート名はベンダ標準の名称に合 わせます.

phy\_ana\_test.vの主要部を**リスト1**に示します.テ ストの手順としては、

- (1) TX\_idle (リセット中, リセット解除後 256 サイクル)
   → TX はハイ・インピーダンス (Hi-z)
- (2) TX\_start (次の 1024 サイクル)
  - → TX は D10.2 送信
- (3) TX\_OOB (次の 1024 サイクル)
  - → TX は Hi-z と D10.2 を繰り返す

sys \_clk\_pin

sys \_rst\_pin

(4) RX\_TRAIN (受信ロックま

で)

→ TX は D10.2, 受信ク

ロックの再ロックを行う

(5) RX\_DONE0/1

(交互に繰り返す)

→ TX は2パターン繰り 返す

という構成になってます.

PHY アナログ部のポート 数に対応して, phy\_ana\_ test.vも二つ存在します. 便宜上, SATA\_HOST と SATA\_DEVICE と名付け ていますが, 全く同じ機能 を対向させています.

図1 物理層のテスト

sata\_txp\_host0 sata\_txn\_host0

sata\_rxp\_host0

sata rxn host0

stat\_txp\_host1 sata\_txn\_host1

sata\_rxp\_host1

sata rxn host1

TILEO \_REFCLK\_PAD\_P\_IN

TILEO \_REFCLK\_PAD\_N\_IN



\_ \_ \_ \_

---\*

- - - \*

- - - \*

## リスト1 phy\_ana\_test.v の主要部

Г

begin	//
//**	RX TRAIN:begin
TDV=1 b0 ; TD=10 b000000000 ;	TDV=1 b1 ; TD=10 b0101010101 ;
inc = 0; clr = 0;	case({I PLL LOCKED})
//**	1 b0:begin main ns=RX TRAIN ;end
case(main_cs)	1 b1:begin main ns=RX DONE0 :end
	endcase ,
//	end
TX Idle:begin	//
TDV=1' b0 $TD=10' b0101010101$	RX DONE0.begin
$case(\{\& count g[7:0]\})$	TDV=1 b1 · $TD=10$ b1100110011 ·
1 b0.begin main ng-TX Idle · ing-1 b1 · end	main ng-PX DONE1
1 bl:begin main_ns=TX_start : clr=1 bl :end	end (main_no-nn_bonni ,
endcase	//
end	RX DONE1 begin
	TDV=1 b1 $TDV=10$ b0001110001
//	main ns=RX DONE0
TX Start begin	end (
TDV=1 b1 $TD=10$ b0101010101	//
$case(\{ \& count g[11:0] \})$	default.begin main ns = TX Idle · end
1 b0.begin main ns=TX Start : inc=1 b1 : end	
1 b1:begin main ns=TX OOB : clr=1 b1 :end	endcase
endcase	//*
end	casex({clr.inc})
	3' b1x: begin count d = 12' b0000 0000 0000 :end
//	3 b01: begin count $d = 12$ b0000 0000 0001 + count g : end
TX OOB:begin	3 b00: begin count d = 12 b0000 0000 0000 + count g; end
TDV= count g[9:7]; TD=10 b0101010101;	endcase
case({&count g[11:0]})	//*
1 b0:begin main ns=TX OOB ; inc=1 b1 ;end	O PHY TRAIN = (main cs==RX TRAIN) ;
1 b1:begin main ns=RX TRAIN ; clr=1 b1 ; end	O PHY TDV = TDV
endcase	O PHY TD = TD ;
end	//*
	end

## ● Xilinx モデル

Xilinx 社のトランシーバでシミュレーションを する場合の問題は, swift モデルを使う必要があ ることです. 例えば、プロセッサ用に比較的複 雑なコアを混在させてシミュレーションする場 合は,処理速度を稼ぐために別モデルを使用し ます. それが swift モデルです. Xilinx 社の場合 はトランシーバのシミュレーションにもこのモデ ルを使用します.

一方, swift モデル (swift インターフェース) は比較的高価なシミュレータでしか動作させら れません. ModelSim の場合はオプション付き PE バージョン,もしくは SE バージョンが必要 となります.

今回は、SEバージョンを記事執筆用として借 用できたので,このトランシーバの確認を行い ました注1.

SE あるいは swift モデルを使用するには、ラ イブラリや環境ファイルの切り替えなどいろい ろな手続きが必要です. Xilinx 社の Web サイト

1. % MODEL_TECH % ディレクトリの modelsim.ini ファイルを次のように修正する.
<ul> <li>1. 1. 次の行を見つける.</li> <li>; Simulator resolution</li> <li>; Set to fs, ps, ns, us, ms, or sec with optional prefix of 1, 10, or 100.</li> <li>⇒ これらの行の後にある「Resolution = ns」を「Resolution = ps」に変更</li> <li>1.2. 次の行を見つける.</li> <li>; Specify whether paths in simulator commands should be described</li> <li>; in VHDL or Verilog format. For VHDL, PathSeparator = /</li> <li>; for Verilog, PathSeparator = .</li> <li>⇒ PathSeparator = / 」の行頭に「;」を追加してコメント文とする</li> <li>1.3 次の行を見つける.</li> <li>; List of dynamically loaded objects for Verilog PLI applications</li> <li>⇒ この行の後に、次の文を追加する.</li> <li>Veriuser = \$LMC_HOME/lib/pcnt.lib/swiftpli_mti.dll</li> </ul>
1.4. 次の行を見つける. ; Logic Modeling's SmartModel SWIFT software (Windows NT) ⇒ この行の後に,次の文を追加する libsm = \$MODEL_TECH/libsm.dll libswift = \$LMC_HOME/lib/pcnt.lib/libswift.dll
必ず modelsim.ini に表示されるコマンドの順に変更すること. 順序が異なる場合シミュレーションが正常に機能しないことがある.
2. % LMC_HOME % ¥lib¥pcnt.lib が Path ユーザ変数にあることを確認し,なけれ ば追加する.
 図 2 ModelSim (SE, PE) での SmartModel/SWIFT インターフェース使用法 (法 粋)

注1: ModelSim SE