Stratix評価キット・デバッグ・コーナ

●取扱説明書
（初版）

　「第2部 4.入出力コネクタ」の「4-2 LVDSポート」の説明（p.26）で示した表2-4に誤りがありました．いちばん下の行の中央の列にある「CN6」は，正しくは「CN7」です．表の上半分がCN6のピン配置，下半分がCN7のピン配置です．

　「第2部 5.ダウンロード・ポート」の「5-1 ダウンロード用コネクタ」の説明（p.29）で示した表2-6に誤りがありました．「パッシブ・シリアル」の設定は，左から，「ショート」，「オープン」，「ショート」です．コンフィグレーションROM実装時には，パッシブ・シリアルに設定してください．

●付属CD-ROM

　付属CD-ROMに収録された回路図（PDFファイル）と部品表に誤りがありました．回路図フォルダにあるファイルのタイムスタンプが「02/12/29 05:37」，部品表フォルダにあるファイルのうちEV-Stratix部品表.pdfのタイムスタンプが「02/12/30 17:37」の場合には誤りがあります．該当の方は正しいファイルをダウンロードのうえ，差し替えてください．
　修正内容はR32/R34/R35/R36の定数です．回路図，部品表共に誤りがありましたが，FPGAボードには正しい部品が実装されています．

　　→修正版回路図のダウンロード　（約186Kバイト）

　　→修正版部品表のダウンロード　（約15Kバイト）


　付属CD-ROMに収録されたサンプル回路のSOFファイルに誤りがありました．IPsフォルダ内のNIOS_ITRONフォルダにあるNIOS_ITRON.sofファイルのタイムスタンプが「03/01/07 09:01」の場合には誤りがあります．該当の方は正しいファイルをダウンロードのうえ，差し替えてください．

　　→修正版SOFのダウンロード　（約420Kバイト）


　2005年3月末以降弊社出荷分から，搭載FPGAの型番が「EP1S10F780C7」になりました．当該製品をご購入の方は，付属CD-ROMに収録のプロジェクト・ファイルに含まれる回路データ（POF，SOFファイル）が使用できません．回路データは，お客様のお手元で再生成可能ですが，動作確認として必要な方は，以下のファイルをダウンロードしてご利用ください．なお，2005年3月中旬までの出荷分に搭載のFPGA「EP1S10F780C7ES」では，このデータは使用できません．

　　→LEDTESTフォルダにあるLEDTEST.SOFのEP1S10F780C7版をダウンロード　（約420Kバイト）
　　→PCIMEM\32bitフォルダにあるPCIMEM.SOFのEP1S10F780C7版をダウンロード　（約420Kバイト）
　　→PCIMEM\64bitフォルダにあるPCIMEM.SOFのEP1S10F780C7版をダウンロード　（約420Kバイト）
　　→PCITGTフォルダにあるTOP.SOFのEP1S10F780C7版をダウンロード　（約420Kバイト）
　　→UARTtstフォルダにあるTEST_SERIAL.SOFのEP1S10F780C7版をダウンロード　（約420Kバイト）

●その他

　製品の性格上，FPGAボードの動作は，実装されたLSIの機能，性能の影響を受けます．また，お客様が設計された回路によって決まります．お客様が実現可能な回路は，付属のFPGAボードの回路で実現可能なものに限られます．
　弊社で動作を保証できるのは，取り扱い説明書に記述の操作で，付属のサンプル回路のみとなります．