● 最大240MHz駆動のホストCPU SH-4
ホストCPUは,最大64ビットのバス幅に対応しているSH-4 SH7750SまたはR(日立製作所)を採用しています.RバージョンはそれまでのSH-4と比較し,キャッシュ容量が倍になり,またキャッシュアルゴリズムも強化されているので,同じクロック数のSバージョンなどよりパフォーマンスの向上が期待できます.
SH7750Sでは最大200MHzクロック動作,SH7750Rでは最大240MHzクロック動作に対応していますが,RバージョンのSH-4は,まだ潤沢に入手できる状態ではないようで,筆者のところでも,200MHz品のSH7750Rを,サンプルとして2個,なんとか入手できただけです.本誌が発売される頃には240MHz品が入手しやすくなるでしょうか.
本特集では入手しやすいSH7750Sを,外部バスクロック66MHzで動作させています.
● 最大256バイトのメインメモリSDRAM
メインメモリとしてはPC133対応のSDRAMを搭載したSO-DIMMソケットを実装しています.64Mバイトから最大256Mバイトまでの容量を搭載可能です.ただし外部バスクロックが,SH-4がRバージョンでも最大120MHzなので,PC133を使う場合でも133MHz駆動はできません.この場合は120MHz駆動となります.
本特集では外部バスクロックを66MHzで動作させているのでPC66対応を,また容量として64Mまたは128MバイトのSO-DIMMの使用を想定した設計を解説します.
● SH-4ブート用フラッシュメモリ
SH-4の各種初期化プログラムやOSのローダなど,IPLを格納するROMとして容量2Mバイトのフラッシュメモリを搭載しています.
● ホストコントローラFPGA SpartanII
本システムの要ともなるホストコントローラは,456ピンBGAのFPGA Spartan II(ザイリンクス)を採用しています.これにより,SH-4ローカルバス,メインメモリ,ブート用フラッシュROM,そしてPCIバスを制御します.SDRAMコントローラをホストコントローラ内に内蔵するので,PCIバスマスタからのメインメモリへのアクセスにも対応しています.