第1章 PCのアドレス・マップと

割り込みコントローラ(5)

I/Oアドレス・マップ(4)

 

I/Oアドレス・マップ(4)

 

(表2)PCのI/Oアドレス・マップ(4)
アドレス[h] デバイス   R/W レジスタ  備 考
0300・ 
036F
未使用 ― 
0370・ 
0375
FDC2(セカンダリ) ―  FDC1と同じ
0376 
IDE2  オルタネート・ステータス・レジスタ
0377   
FDC2/IDE2 R FDディスク・チェンジ/IDEドライブ・アドレス
0378  
パラレル・ポート1 (ECPモードでは4378h〜437Ahも使用) R/W  データ・ポート PS/2:パラレル・ポート3
0379  

ステータス・ポート
037A 
R/W  コントロール・ポート
037B 
R/W EPP:アドレス・ポート
037C  R/W  EPP:データ・ポート0
037D 
R/W  EPP:データ・ポート1
037E  
R/W EPP:データ・ポート2
037F 
R/W  EPP:データ・ポート3
380・ 
3AF
未使用
― 
3B0・
3DF
 ビデオ・サブシステム ― 
3BC・  
3BE
(パラレル・ポート3)(ECPモードでは43BCh〜43BEhも使用) ―  PS/2:パラレル・ポート1
3E0・
3E7
未使用 ― 
3E8 ・
3EF
シリアル・ポート3  ―  シリアル・ポート1と同じ
03F0 
FDC1(プライマリ)  R PS/2:ステータス・レジスタA
03F1  
R PS/2:ステータス・レジスタB
03F2 
ディジタル・アウトプット・レジスタ  PS/2以降はR/W可
03F3  
R/W テープ・ドライブ・レジスタ
03F4  
R ステータス・レジスタ
03F5  
R/W データ・レジスタ
03F6   
IDE1 R オルタネート・ステータス・レジスタ
03F7   

FDC1/IDE1 R FDディスク・チェンジ/IDEドライブ・アドレス
    W コンフィギュレーション・コントロール・レジスタ  
03F8 
 シリアル・ポート1  R DALB=0:受信データ・バッファ DALB=1:ディバイザ(分周器)ラッチ下位  DALB:03FBh

(LCR

レジスタ)のビット7

    W
DALB=0:送信データ・バッファ
DALB=1:ディバイザ・ラッチ下位
 
03F9 
  R/W  DALB=0:割り込み許可レジスタ
DALB=1:ディバイザ・ラッチ上位
 
03FA 
  割り込み要因レジスタ  
03FB 
  R/W  ライン・コントロール・レジスタ  
03FC 
  R/W  モデム・コントロール・レジスタ  
03FD
  ライン・ステータス・レジスタ  
03FE
  モデム・ステータス・レジスタ  
03FF 
  R/W  スクラッチ・レジスタ  
         
0CF8 

PCIバス・ブリッジ  R/W  PCIコンフィギュレーション・アドレス・ポート  
0CFC
  R/W  PCIコンフィギュレーション・データ・ポート  
         
427A  
4278
パラレル・ポート2 ―   
         
4378  

パラレル・ポート1

R/W 

R/W 

 ̄ ̄MO ̄ ̄DE(437Ahのビット7〜5)

010:パラレル・ポート・データFIFO
011:ECPデータFIFO
110:Test FIFO
111:コンフィギュレーション・レジスタA

 
4379 
   ̄ ̄MO ̄ ̄DE(437Ahのビット7〜5)
111:コンフィギュレーション・レジスタB
 
437A   R/W 拡張コントロール・レジスタ  
         
43BC 

43BE

パラレル・ポート3  ―   


Copyright 2000 桑野 雅彦

新刊のご案内


Copyright 1997-2001 CQ Publishing Co.,Ltd.