目次

第1章　VHDL基本構文
　1.1　VHDLとは
　　HDL(ハードウェア記述言語)設計のメリット
　　VHDLの歴史
　　高機能言語VHDL
　1.2　エンティテイとアーキテクチャ
　　複数のアーキテクチャ
　　ポート
　　std_logic
　　アーキテクチャ
　1.3　論理演算子
　1.4　構造化記述
　　コンポーネント宣言
　　コンポーネント・インスタンス文
　1.5　ベクタの記述
　　std_logic_vector
　　配列のスライス
　　ビットの結合(連接子と集合体)
　1.6　算術演算子
　　加算器の記述
　　IEEE標準 ”std_logic”，”std_logic_vector ”
　1.7　名付け規則とコメント文
　　名前の付け方
　　コメント文

第2章　プロセス文
　2.1　組み合わせロジックを生成するプロセス文
　　同時処理文
　　プロセス文
　　組み合わせロジックを生成するプロセス文
　2.2　if文の記述
　2.3　関係演算子
　　コンパレータの記述
　　演算子の優先順位
　2.4　case文の記述
　　74LS138の記述
　　don't care 出力
　　プライオリティ・ロジック
　2.5　for-loop文の記述
　2.6　ステート・バッファの記述
　2.7　順序回路の記述
　　フリップフロップを生成させる記述
　　強制リセットの記述

第3章　カウンタの記述とシミュレーション
　3.1　同期式カウンタ
　　同期式カウンタの記述方法
　　OUTポートへの再代入
　　イネーブル信号付き 12進カウンタ
　3.2　アップ/ダウン・カウンタ
　3.3　その他のカウンタ
　　リプル・カウンタ(非同期式カウンタ)
　　ジョンソン・カウンタ
　3.4　シミュレーションの記述
　　プロセス文による記述
　　wait文
　　コンフィグレーション文
　　シミュレーション記述の注意点
　3.5　60 進カウンタ
　　BCDカウンタ
　　afterによるシミュレーション記述

第4章　データ・タイプとパッケージ
　4.1　オブジェクト・クラス
　　定数宣言
　　変数宣言
　　信号代入文と変数代入文
　4.2　データ・タイプ
　　標準タイプ
　　Integer
　　Time
　4.3　ユーザ定義のデータ・タイプ
　4.4　ユーザ定義のサブタイプ
　4.5　パッケージとライブラリ
　　ライブラリ
　　パッケージ宣言
　　ALUの記述例
　4.6　配列タイプ
　　配列タイプ
　　多次元配列
　4.7　スタティックRAMのモデル化
　　配列の多重定義
　　ジェネリック文
　　遅延値の設定
　　アサート文(セットアップ/ホールド時間のチェック)
　4.8　タイプ変換
　4.9　タイプ限定式
　4.10 レコード・タイプ

第5章　サブプログラム
　5.1　サブプログラムとは
　　サブプログラム宣言とサブプログラム文
　　パッケージ・ボディ
　5.2　ファンクション文
　　入力パラメータ
　　アトリビュート
　　出力パラメータ
　5.3　可変長デコーダ/エンコーダ
　　デコーダの記述
　　エンコーダの記述
　5.4　オーバロード・ファンクション
　　オーバロード
　　演算子オーバロード
　5.5　グレイ・コード・カウンタの記述
　　グレイ・コード
　　グレイ・コードへの変換
　5.6　プロシージャ文
　　入出力パラメータ
　　バレル・シフタ

第6章　VHDLによる回路設計
　6.1　FIFOの記述
　　同期式FIFO
　　回路構成
　　VHDLでのモデル化
　6.2　ステート・マシン
　　状態遷移図
　　ミーリ型ステート・マシン
　　ムーア型ステート・マシン

第7章　RTL記述の注意点と高度な文法
　7.1　シミュレーションでの 'X 'の伝幡
　7.2　フリップフロップ生成の制限
　7.3　プロセス文を記述するうえでの注意点
　7.4　同時処理文
　　ラベル
　　when文
　　ジェネレート文
　7.5　TEXTIO
　7.6　アトリビュート
　　ユーザ定義アトリビュート
　7.7　リゾーブ・タイプ
　7.8　コンフィグレーション文