書籍案内 CQ HomeCQ出版社のトップページへ戻る
雑誌&書籍案内のページへ戻る

TSシリーズ

HDL設計練習帳

Verilog-HDLとAHDLによる動くディジタル・システムの構築

猪飼 國夫 著
B5変型判 208ページ
CD-ROM付き
定価2,376円(税込)
JAN9784789833615

2002年5月1日発行

[絶版2008.9.4] HDL設計練習帳 新刊案内をメールで購読
(CQ出版Web会員サービスで購読)

buynow

大変恐縮ですが,こちらの商品は品切れ絶版となりました.

■まえがき(20K) 
■第1章(73K) 


 本書はHDLの文法書ではありません.現実のフィールドでの設計能力の習得を目指しています.その方法論として,技術解説とともに,例題や課題を解いていくうちに,自然に必要なことがらが身に付くように考えられています.実際の設計ツールとしてMAX+plusIIを用意しましたが,Verilog-HDLやVHDLのソース・テキストのままほかのデザイン・ツール類に渡すこともできるので,どのICにでも設計した回路を実装できます.
 本書により,HDL設計の勘どころをつかんでください.


目次

まえがき

第1章 基本論理と論理回路を表現する方法
 1.1 論理の表現法
  1.1.1 “0”と“1”
  1.1.2 正論理と負論理
 1.2 論理機能の表現
  1.2.1 AND,ORとNOT
  1.2.2 論理機能を表現する論理式
  1.2.3 MIL記号法による表現
 1.3 Dataや状態を保持する機能
  1.3.1 RegisterとFlipflopの機能
  1.3.2 Flipflopの表記法
 1.4 Digital回路の実装
  1.4.1 基本論理の物理的実現方法
  1.4.2 汎用論理ICによる実装とそれによる簡単な論理機能の実現
  1.4.3 7474型D-Flipflop
  1.4.4 自分で内容を書き込める論理IC
  1.4.5 注文生産のDigital IC
 1.5 HDLによるDigital回路設計のForm
  1.5.1 Verilog-HDLの設計のForm
  1.5.2 AHDLの設計Form
 1.6 Digital systemの構築方法
  1.6.1 Data pathと制御(Control)
  1.6.2 HDLの記述水準

第2章 いろいろな組み合わせ論理回路の実現
 2.1 Dataを選択する回路 ―― Selector
  2.1.1 二つのDataや信号から一つを選択する回路
  2.1.2 n個のDataや信号から一つを選択する回路
 2.2 Dataから信号状態を作成する回路 ―― Decoder
  2.2.1 複数Bit dataの値からそれぞれの状態を示す信号を作る
  2.2.2 冗長な状態があるDecoder
  2.2.3 選択回路との組み合わせ
 2.3 信号状態をDataにする回路 ―― Encoder
  2.3.1 複数の信号状態からDataを作る
  2.3.2 冗長な状態があるEncoder
  2.3.3 7 segmentのEncoderと組み合わせた回路
 2.4 Dataの位置をずらす回路 ―― Shifter
  2.4.1 Dataを1桁ずらす
  2.4.2 Dataを任意の桁数だけずらす
 2.5 Dataの加減算をする回路
  2.5.1 1桁の加算をする回路 ―― Half adder
  2.5.2 Dataに1を加える回路
  2.5.3 多数桁の加算をする回路 ―― Full adder
  2.5.4 負数の補数表記と減算をする回路
  2.5.5 “1”の数を数える回路
  2.5.6 多数決をする回路
  2.5.7 Parityを出す回路
  2.5.8 Dataの一致を検出する回路
  2.5.9 Dataの大小を比較する回路
  2.5.10 BCD dataを加算する回路
  2.5.11 BCD dataの補数を取る回路
  2.5.12 BCD dataの演算回路
 2.6 乗除算をする回路
  2.6.1 4桁までの乗算回路
  2.6.2 多数桁の乗算回路の作り方
  2.6.3 除算回路の考え方

第3章 Flipflopと同期式論理回路
 3.1 Flipflopの原理を理解する
  3.1.1 D-Latchを作る
  3.1.2 Latchを使う
  3.1.3 D-Flipflop
  3.1.4 実際のD-Flipflopの使い方
 3.2 Flipflopの機能拡張
  3.2.1 直接SetとClear
  3.2.2 Data enable付きD-Flipflop
  3.2.3 JK-Flipflop
 3.3 同期式論理回路とFlipflop
  3.3.1 同期式論理回路でのFlipflop
  3.3.2 非同期式論理回路

第4章 RegisterやMemoryを含む回路の実現
 4.1 Registerの定義と使い方
  4.1.1 Verilog-HDLで定義した8bit幅のRegister
  4.1.2 D-FlipflopのPrimitiveを使ったRegister
 4.2 直列Data
  4.2.1 直列Dataの生成
  4.2.2 直並列Data変換
  4.2.3 CRC 符号の作成・検査
 4.3 Counter
  4.3.1 同期Counterの作成
  4.3.2 指定した数を数える
  4.3.3 増減するCounter
 4.4 大容量Register
  4.4.1 読み書きが同時にできるRegister file
  4.4.2 読み書きが時分割の通常のRAM
  4.4.3 FIFOとStack

第5章 Interface回路とState machine
 5.1 状態とそれを表す方法
  5.1.1 Counterの制御信号の作成
  5.1.2 状態遷移図によるState machineの設計方法
 5.2 外部とのDataのやりとりと制御
  5.2.1 Printer portからの非同期Dataの受け取り
  5.2.2 SCSI BusなどでのBurst転送Dataの受け渡し
  5.2.3 調歩式同期回路
 5.3 状態から制御Sequenceへ
  5.3.1 PCI Busの制御

参考図書・文献
索引



●本書付属のCD-ROMについてのご注意
本書付属のCD-ROMの貸与または改変,複写複製(コピー)はできません.詳しくはこちらをご覧ください.

Copyright 1997-2019 CQ Publishing Co.,Ltd.

sales@cqpub.co.jp