Last Update 2014/10/07
HDLによる高性能ディジタル回路設計
ソフトウェア感覚を離れてハードウェアを意識する
B5変型判 192ページ
CD-ROM付き
(掲載サンプル回路のVHDLのソースを収録)
(掲載サンプル回路のVHDLのソースを収録)
定価2,640円(税込)
JAN9784789833950
2002年11月10日発行
![[絶版→新版移行2010.3.4] HDLによる高性能ディジタル回路設計](33951.jpg)
こちらの商品は品切れ絶版となりました．新版の『HDLによる高性能ディジタル回路設計 ディジタル/CD-R版』をお求めください．
HDL(ハードウェア記述言語)によるディジタル回路設計は，EDAツールを駆使して行われるためソフトウェア開発によく似た形態になります．実際に，システムのソフトウェア開発と並行してHDLによるハードウェア設計が行われることも多いでしょう．また，データ処理やプロトコル処理など，ソフトウェアで対応してきた処理をディジタル回路化することも多くなってきています．HDLの普及によって，ソフトウェア感覚でハードウェアが開発できるようになってきたことも事実です．
しかし，ソフトウェア開発のセンスでHDLを使ってしまうと，所望の性能を得られない回路，あるいはまったく動作しない回路を作ってしまうことがあります．重要なことは，ハードウェアを意識した設計をすることです．本書では，まずソフトウェア的に考えた処理を回路化する手順を示し，さらに回路を最適化するさまざまな方法について解説します．サンプルのソース・コードはVHDLで示していますが，他のHDLで記述する場合の参考のために，Appendixとして「HDL対照表」を付けました．
しかし，ソフトウェア開発のセンスでHDLを使ってしまうと，所望の性能を得られない回路，あるいはまったく動作しない回路を作ってしまうことがあります．重要なことは，ハードウェアを意識した設計をすることです．本書では，まずソフトウェア的に考えた処理を回路化する手順を示し，さらに回路を最適化するさまざまな方法について解説します．サンプルのソース・コードはVHDLで示していますが，他のHDLで記述する場合の参考のために，Appendixとして「HDL対照表」を付けました．
目次
第1章 ディジタル回路設計の全体的な流れ
HDLによる設計の概要と本書の構成
1-1 本書のねらい
1-2 現在のディジタル回路の設計現場では
1-3 回路設計作業の全体的な流れ
1-4 ディジタル回路設計での注意点あれこれ
COLUMN 用語解説
第2章 単独モジュールのRTL設計法
CRC計算回路と簡易CPUを例にして
2-1 例題としてとりあげるテーマ
2-2 回路の動作を固める
2-3 クロックの概念を入れてRTLへ変換する
2-4 同時代入をしてハードウェア向けのRTLに改善する
2-5 同時代入を導入する具体的な方法
COLUMN 「データ・バス+コントローラ」モデルとEFSMモデル
COLUMN ソフトウェア処理とハードウェア処理の違い
第3章 VHDLによるRTL記述法と回路との対応づけ
RTL記述の注意点と回路との対応
3-1 VHDLでのRTL記述のやりかた
3-2 RTL記述と回路との対応をつかむ
COLUMN レジスタのリセットが要注意
第4章 モジュールのインターフェース設計法
データをやりとりするための方法
4-1 モジュール構成の基本的な方法
4-2 VHDL上でモジュールを接続する方法
4-3 モジュール間のデータの流れを調節する
4-4 モジュール間の交信プロトコル設計
第5章 インターフェース部に誤動作防止の工夫を加える
ハザード，セットアップ/ホールド・タイム違反，クリティカル・レースへの対策
5-1 回路誤動作のおもな原因
5-2 回路のどこに誤動作対策をすべきか
5-3 具体的なハザード対策法
5-4 非同期入力信号による誤動作を防止する
5-5 誤動作防止のための他の注意点あれこれ
第6章 回路性能は何によって決まるか
動作速度と回路規模と消費電力に関する考察
6-1 回路性能を決める要素
6-2 回路性能改善をCAD任せにしない
第7章 処理をハードウェア向けに直して回路性能を向上させる
クロック数の削減やパイプライン化による高速化の手法
7-1 1クロックあたりの処理を増やして回路性能を向上させる
7-2 処理のパイプライン化によって回路性能を向上させる
第8章 回路のブロック図上で性能を向上させる
回路規模の縮小，動作周波数の向上，消費電力の低減に向けて
8-1 RTLで回路規模を縮小する方法
8-2 RTLで回路の動作周波数を上げる方法
8-3 RTLで回路の消費電力を下げる方法
第9章 個々の部品の最適化
ゲート・レベルで最適化する方法
9-1 最適化する箇所は演算回路とステート・アサイン
9-2 演算回路を作る一般的な手順
9-3 演算回路の設計で使われる基本アイデア
9-4 小中規模の演算回路を機械的に作る方法
9-5 代表的なステート・アサインとその選択
第10章 ワンチップ・マイコンを作る
PIC16F84相当の機能と仕様を実現する
10-1 作成するCPUの仕様
10-2 CQPICの内部動作を検討する
10-3 CQPICのRTLを記述する
Appendix A FPGA用無償EDAツールの入手方法
ツールを触って回路設計を覚えよう
Appendix B HDL対照表
代表的なHDLの記述法を比較する
第1章 ディジタル回路設計の全体的な流れ
HDLによる設計の概要と本書の構成
1-1 本書のねらい
1-2 現在のディジタル回路の設計現場では
1-3 回路設計作業の全体的な流れ
1-4 ディジタル回路設計での注意点あれこれ
COLUMN 用語解説
第2章 単独モジュールのRTL設計法
CRC計算回路と簡易CPUを例にして
2-1 例題としてとりあげるテーマ
2-2 回路の動作を固める
2-3 クロックの概念を入れてRTLへ変換する
2-4 同時代入をしてハードウェア向けのRTLに改善する
2-5 同時代入を導入する具体的な方法
COLUMN 「データ・バス+コントローラ」モデルとEFSMモデル
COLUMN ソフトウェア処理とハードウェア処理の違い
第3章 VHDLによるRTL記述法と回路との対応づけ
RTL記述の注意点と回路との対応
3-1 VHDLでのRTL記述のやりかた
3-2 RTL記述と回路との対応をつかむ
COLUMN レジスタのリセットが要注意
第4章 モジュールのインターフェース設計法
データをやりとりするための方法
4-1 モジュール構成の基本的な方法
4-2 VHDL上でモジュールを接続する方法
4-3 モジュール間のデータの流れを調節する
4-4 モジュール間の交信プロトコル設計
第5章 インターフェース部に誤動作防止の工夫を加える
ハザード，セットアップ/ホールド・タイム違反，クリティカル・レースへの対策
5-1 回路誤動作のおもな原因
5-2 回路のどこに誤動作対策をすべきか
5-3 具体的なハザード対策法
5-4 非同期入力信号による誤動作を防止する
5-5 誤動作防止のための他の注意点あれこれ
第6章 回路性能は何によって決まるか
動作速度と回路規模と消費電力に関する考察
6-1 回路性能を決める要素
6-2 回路性能改善をCAD任せにしない
第7章 処理をハードウェア向けに直して回路性能を向上させる
クロック数の削減やパイプライン化による高速化の手法
7-1 1クロックあたりの処理を増やして回路性能を向上させる
7-2 処理のパイプライン化によって回路性能を向上させる
第8章 回路のブロック図上で性能を向上させる
回路規模の縮小，動作周波数の向上，消費電力の低減に向けて
8-1 RTLで回路規模を縮小する方法
8-2 RTLで回路の動作周波数を上げる方法
8-3 RTLで回路の消費電力を下げる方法
第9章 個々の部品の最適化
ゲート・レベルで最適化する方法
9-1 最適化する箇所は演算回路とステート・アサイン
9-2 演算回路を作る一般的な手順
9-3 演算回路の設計で使われる基本アイデア
9-4 小中規模の演算回路を機械的に作る方法
9-5 代表的なステート・アサインとその選択
第10章 ワンチップ・マイコンを作る
PIC16F84相当の機能と仕様を実現する
10-1 作成するCPUの仕様
10-2 CQPICの内部動作を検討する
10-3 CQPICのRTLを記述する
Appendix A FPGA用無償EDAツールの入手方法
ツールを触って回路設計を覚えよう
Appendix B HDL対照表
代表的なHDLの記述法を比較する